“可变性IC设计”时代已经到来

如果说最近举行的两次EDA产业大会给芯片设计师传递了一些信息的话,那就是要习惯于不确定性设计。“可变性设计”时代已经到来。

在不久前举行的物理设计国际专题研讨会(ISPD)和电子设计工艺(EDP)大会上,与会代表纷纷表示工艺、温度和电压变化对IC设计的影响越来越大。他们不仅仅是在谈论可制造性设计(DFM),尽管DFM是谈及可变性时的标志性话题。

DFM的问题在于,它意味着设计人员需要为制造人员做些事,例如在芯片版图设计中嵌入光学近似校正(OPC)功能。可变性设计的目标当然是产生可制造的设计,但某些只想发现栅极宽度变化是如何影响漏电流的芯片设计师也可以采用这种方法。

另一个与可变性有关的话题是统计时序分析,不过这只是应对可变性的众多解决方案之一。目前还不清楚何时能得到必要的统计模型,或者谁需要统计分析,在哪些工艺节点需要统计分析。

芯片设计中的不确定性或可变性的来源很多。影响设计的工艺变化包括关键尺寸、沟道宽度、互连和电压门限。供电电压和时钟偏移变化也日益显著。除了这些以外,温度的情况怎么样呢？目前考虑温度变化的人还不是很多,但EDP上的一篇论文指出,10℃的温度变化就能导致30%的延时变化。

在ISPD的一篇演讲报告中阐述了对设计与工艺可变性的一种理解。这篇文章谈到全局可变性与局部可变性之间的区别。全局可变性起源于产品可能运行在不同的操作模式。局部可变性包括互连在厚度和宽度方面的变化,以及由于工艺、温度和电压波动引起的单元变化。

在制造方面,会上发言者又区分了随机变化(例如由微粒缺陷引起的变化)和系统变化(例如由印刷偏差引起的短路或开路)。虽然这两种变化经常是交织在一起的,但它们需要不同的解决方法。

芯片设计师可以采用极限分析法应对某些可变性,而其它的问题则需要用统计方法解决。如果变化波动较大,温度和电压可能需要采用极限分析法。

但是对于依据统计概率分布来考虑时序和最终功耗的方法,业界存在很激烈的争论。当芯片设计进入纳米时代,我们必须接受不确定性并开始考虑概率事件。这是一种全新的思维方式,将重塑纳米级IC设计和制造流程。

作者:葛立伟