Apex工具可以评估芯片设计的闲置空间

随着IC特征尺寸的缩小,单个设计中的闲置空间却在不断增多。Apex设计系统公司声称,它提供的一个实用程序是首款可以帮助设计师评估如何有效利用闲置空间的工具。

2003年Apex公司推出一款名为Compex的“闲置空间传导工具”,它能够改变设计布局,以减小闲置空间,并把布线移到具有更多可用空间的位置。该工具可以缩减面积、消除阻塞和转移闲置空间。目前,Apex正在销售用于缓解阻塞的Compex-RT和用于时序优化的Compex-AR两款产品。

闲置空间的出现不仅是因为芯片受到焊盘的限制,而且还因为布局算法使用的自顶向下分割方法会导致块状的闲置空间。Apex公司表示,在线宽小于100nm的设计中,芯片的闲置空间达到50%是很常见的。

Apex总裁Tsu-Wei Ku表示,该公司提供闲置空间评估程序是为了吸引用户使用Compex-RT。新实用程序可以评估IC上的可用空间。“这个实用程序在设计存取和底层规划调整阶段非常有用,特别是在裸片尺寸异常关键的客户自有工具(COT)环境中,”他说。

Ku强调,这款评估工具是第一款针对闲置空间的定量工业分析程序。他指出,利用率数值太过粗糙,无法给闲置空间评估提供太大帮助。

该评估程序能够显示可能被缩减的空间百分比。用户利用此信息就知道在底层规划阶段该如何缩小或增大模块。

该程序还能帮助用户理解在布线方面设计的“松”或“紧”,并显示缩小闲置空间的难易程度,Apex设计公司表示。

该评估程序的输入是LEF和DEF格式的文件。Ku表示,对于一百万门规模的设计,用户能在一个小时内获得报告结果。该工具与现有的布局布线系统配合得非常好。

该评估工具的定价是一年5千美元,提供30天的免费试用期。如果需要的话,Apex可以与Qthink或EEsolution等设计服务提供商进行合作,以帮助用户在完成评估后设法减小裸片尺寸。

作者: 葛立伟