Aldec公司日前宣布推出Riviera 2004.12工具,以拓展该公司在ASIC和FPGA的混合语言仿真方面的能力。该工具新增的功能包括集成SystemC和HDL调试、基于声明(assertion)的验证及功能代码覆盖。
Riviera 2004.12使设计师能采用SystemC代码构建VHDL与Verilog模型实例,保证在设计层次中覆盖所有可能的HDL和SystemC模块组合。用户能用SystemC构建HDL实例,无需使用Wrappers或PLI或VHPI。最新版本还包含开放源软件包MinGW,带一个GCC编译器和一个GDB调试器,可以与SystemC及HDL协同仿真。
此外,该工具还具备一种新的声明(assertion)引擎,支持OpenVera声明、特性规范语言(PSL)和SystemVerilog声明。软件包还包含教程、样例和模板向导。Riviera 2004.12还能在新功能代码覆盖观测器内收集并可视化声明信息和HDL代码。声明覆盖能查看验证过程中被覆盖及未被覆盖的设计功能的图解部分。
这样,独立于系统的库令设计团队能在多个平台之间共享编译库,不用再重新编译。Aldec的独立库支持Windows X86、Linux及Sun Solaris的Sparc。Riveira 2004.12已上市,起价为12,450美元。网上提供免费评估版本。
京公网安备 11011202001138号
