高速、低功率串行/解串器帮助通信OEM厂商扩展背板带宽

Accelerant网络公司不断降低其高速串行/解串收发器的功率并提升均衡功能,目标是提升现有3.125Gbps或更低速率通信机架的背板带宽,以便赢取更多设计中标。

Accelerant的6.25Gbps串行/解串收发器AN6000系列产品采用130纳米技术,功耗降到了1W,而它以往采用250纳米工艺制造的器件功率为5W。“这一功率水平大概比人们谈论的任何其它部件低60-70%” 该公司销售副总裁Bill Hoppin称,“这一成果对我们的目标客户很重要。他们的现有机架带有已设计好的风扇和散热装置,而现在却受到它们散热能力的限制。”

Hoppin介绍道,由于经济低迷造成终端用户和电信运营商开支削减,许多通信OEM厂商正在尝试升级现有机架,使拥有更高速度的背板和线卡,而非设计新的系统。例如思科系统公司最近把两种新的机架设计转变成了升级系统。Gartner集团有线IC分析师Peter Middleton说,“这种做法我认同。R&D开支已被迅速降低,尽管现在OEM厂商方面形势似乎趋于平稳。”

Middleton表示,OEM厂商现在正开始推动快速串行/解串器的发展,以期在2005或2006年出货6Gbps背板系统。

以这类系统为目标,Accelerant正在提供AN6425的样品。这是一种四元6.25Gbps串行/解串收发器,它把两个3.125信道多路复用成一条6.25Gbps链路。它支持同步时钟,可对每个信道进行误码率测试,且它是基于PAM4编码的。

今年秋季该公司将提供AN6420的样品,它也是一种四元串行/解串器,支持PAM4并采用传统二进制编码(也称不归零或NRZ),规定数据率达3Gbps。该器件同时支持同步和异步时钟。

上述两种产品相对现有器件都在均衡功能上有所改进,它们采用7抽头(tap)预加重,而上代产品只使用3个抽头。这两种器件的平均误码率为10-18。

Hoppin介绍说,Accelerant已经在二进制模式下以5Gbps的数据率、在PAM4模式下以10Gbps的数据率对AN6420进行了演示。他表示,该公司计划发展八进制器件,封装小于目前的17mm、256引脚BGA,以进一步完善6000产品系列。

Hoppin补充道,明年Accelerant打算提供其AN12000系列的第一款器件的样品,数据率在PAM4模式下为10-12.5Gbps,二进制模式下为6Gbps。

商业运作问题或许是Accelerant将新部件带入市场的主要障碍之一。自从其1999年创立以来,该公司已筹集3300万美元,而它还必须在年底前再筹集一轮资金,用来达到2004年第一个预期的产品营收目标,之后再达到收支平衡。

Accelerant面临许多更知名厂商的竞争,包括Broadcom、Marvell半导体、PMC-Sierra、Rambus、TI和赛灵思公司等。不过,Middleton称,Accelerant在2002年为杰尔系统公司ASIC单元库提供内核的交易为它提供了重要的支持后盾。

Gartner的研究员指出:“在高端应用上,许多背板是基于ASIC的”。Rambus公司逻辑接口部市场总监Jean-Marc Patenaude说,在整个高速背板市场需求方面,大多数客户的项目停顿下来。但是最近几个月,一些客户有重新启动的迹象。”

Patenaude又称,Rambus公司2002年5月发布的10Gbps RaserX串行/解串收发器已得到二三个设计中标,但这些中标项目没有一项已进入量产。

Hoppin称,Accelerant公司对其收发器开发一直保持采用协议未知(protocol-agnostic)的方案,至今仍然奏效。他指出,Accelerant公司最近在其上测试过自己产品的60种背板系统中,只有两个系统使用了相同的链路技术。

作者:麦利