许多IC设计师可能将很快从过去面向数字域设计的90nm节点推进到65nm设计规则。然而,业内需要更丰富的模型,以改进首次设计成功率,Cadence Design Systems公司先进研发部高级副总裁Ted Vucuverich日前表示。
随着混合信号设计师坚守模拟功能需要的1.2V电源,130nm有可能维持相对长的寿命,Vucuverich在FSA(无晶圆厂半导体协会)研讨会上表示。大多数90nm提供的1V定额对模拟为主的设计吸引力还不够。
对于数字域设计,图形公司如ATI和Nvidia及其它公司正快速向65nm设计规则推进,在某些方面甚至比高性能微处理器、NAND闪存及DRAM供应商的速度还要快。“一旦设计师解决了寄生效应,掌握了如何对付功率问题,他们就迅速跨入了65nm。”
他表示,从90nm到65nm节点材料变化不大,高K、互连和内部金属介电质几乎相同。此外,90nm采用的泄露电流控制技术也同样适于65nm节点。
至于掩膜成本,Vucuverich称业内正在区分临界和非临界的掩膜特性。在65nm节点光学逼近校正的更多使用不会减缓大多数公司的脚步,193nm的扫描器几乎一样。
Vucuverich表示,行业迫切需要转向更多包含静态时序、功率和良品率预测支持的模型。
京公网安备 11011202001138号
