Cadence设计系统公司最近宣布,半导体设计公司Aspex Semiconductor借助其Cadence Encounter数字IC设计平台设计出使用130nm技术的Linedancer处理器(300MHz频率),后者主要设计软件可编程的处理器。为了响应来自通信、网络服务以及成像等市场客户的需求,Aspex重新设计了130nm的处理器,以整合新的功能、缩减芯片面积并降低能耗。
据介绍,信号完整性是Aspex在130nm下进行设计时所必须面对的关键性挑战。借助Encounter平台的CeltICTM 信号完整性技术,该公司3周内即消除了串扰并减少了重复设计,同时借助First Encounter硅虚拟原型设计在300MHz下顺利实现了时序收敛。
Aspex 半导体公司工程部副总裁Ian Jalowiechi博士表示:“解决了130nm的信号完整性和时序收敛问题之后,我们即可把握住这个非常富有挑战性的市场机遇,充分实现我们自己的设计目标。”
京公网安备 11011202001138号
