在过去的6个月内,电子系统级(ESL)设计方法在北美的应用快速铺开,Calypto Design Systems Inc.市场及业务开发副总裁Michael Sanie表示,该观点是基于对其公司连续逻辑等效检验(SLEC)产品的分析得来的。
Michael Sanie称,北美在ESL应用上仍然落后于日本和欧洲,但该技术已开始在美国获得进一步发展的动力。目前,日本在ESL应用方面保持着最强劲的势头,他们最早对ESL产生兴趣的主要原因是:转移至更高的抽象级被认为是协助应对当前许多芯片极短设计周期(仅有三到四个月)的有效途径。相对而言,具有18到24个月设计周期的微处理器设计公司仍然倾向于工作在低抽象级,以保持更细节化的控制。
Michael Sanie表示:“高低级别的转化仅仅是个时间问题,需求在哪里,技术的改进也将随之而来。目前大多数设计仍然采用RTL(register-transfer level),但更多时候会趋向于采用较高级。”他强调说,即使在日本,ESL的应用也仍处于幼年期,ESL并未被用于主流设计,但早期采纳的公司正密切关注该技术,并在某些情况下将其应用于生产。
Calypto的SLEC自4月发布以来吸引了业内观察家的注意,据称它可提供与等效检验截然不同的方法,最适合的模块门数为5万到20万门,年末推出的版本将在容量和运行时间上改进平均30-40%。该工具有两大目标:验证RTL模块在功能上等效于用VHDL、Verilog、SystemC 或C/C++编写的更高级别模块,并验证一个RTL模块的连续不同的版本在功能上等效。换句话说,SLEC据称不仅检验用不同语言编写的模块的功能等效性,而且还确保修改过的RTL模块与最初版本保持功能不变。
京公网安备 11011202001138号
