模拟IC EDA工具提供商Anasift Technology有限公司日前宣布推出用于模拟IC设计的测试版(Beta版)可制造性设计(DFM)优化工具Ampso-OADFM。
Ampso-OADFM结合了Anasift公司的Ampso模拟优化工具引擎,满足模拟电路设计中DFM的晶体管级优化需求,包括运算放大器、模拟缓冲器、比较器、电压调整器、线驱动/接收器、互阻放大器及其它电路。据Anasift消息,该工具锁定于为模拟设计优化提供更佳的可制造性和成品率。
“采用嵌入其中的Ampso模拟优化引擎,Ampso-OADFM可以优化模拟电路设计以维持优异的模拟性能,并观察制造过程的不确定性或变化引起的所有可能的特性波动,”Anasift创始人兼总裁J.J. Hsu介绍道,“DFM一直就是IC行业的热门话题,只不过大多数人都关注数字IC,而70%的系统级芯片(SoC)却都是混合信号芯片,模拟电路对工艺的变化更敏感且易出现缺陷。”
据Anasift消息,Ampso-OADFM被设计为嵌入现有的模拟设计流程,包括Cadence、Synopsys和Mentor Graphics的工具。该工具的价格信息尚未披露。上周,Anasift推出了测试版AASpice仿真工具,锁定若干应用中高性能模拟IC的设计。
京公网安备 11011202001138号
