日前在美国旧金山举行的国际电子器件大会(IEDM)期间,NEC、瑞萨科技(Renesas Technology)、台积电(TSMC)与东芝(Toshiba)公布了面向新兴MRAM器件的相互竞争的单元结构(cell structures)。
MRAM目前有两种单元类型被看好---FET和交叉点(cross-point)。迄今为止,世界上最高密度的MRAM是基于FET单元的16Mb器件。在MRAM中,数据被储存在存储层的磁化方向上。
在IEDM的一篇论文中,台积电(TSMC)、台湾工研院电子研究所(ERSO)及其它公司提供了在MRAM技术领域集体结晶的更多细节。台积电声称已开发出基于0.18微米工艺及柱状写字线(PWWL, pillar write word line)单元的新型MRAM结构。该公司提议通过“所谓的ExtVia工艺”缩小位(bit)尺寸,同时减小写入电流两倍。
东芝和NEC联合提交的基于交叉点单元的低功率6F2 MRAM的论文展现了另一种不同的方法。这种1Mb MRAM芯片据称已通过130nm工艺及一种0.24×0.48平方微米的磁性隧道节点技术制造。该芯片据称存取时间为250ns,工作电压为1.5V。据论文称,“为了抑制寄生电流(也称潜行电流,sneak current),一种面向新交叉点单元的单元设计被提出来,带分层的位线结构。”
日本的瑞萨科技(Renesas Technology)公司也表示加工出了面向高速操作143MHz以上的MRAM。在论文中,该公司称这款芯片采用了130nm技术及四级铜大马士革(damascene)工艺,“我们采用了1T-1MTJ (1-transistor-1MTJ)类型的MRAM,与交叉点类型的MRAM相比,可以进行较好的高速读操作。”
京公网安备 11011202001138号
