旨在简化HDL代码开发和文件,Orion Consulting公司将推出能由图形逻辑模块图表生成可综合Verilog代码的工具Visual RTL。这家只有三名员工的公司正逐步由咨询向新产品领域转移。
Orion Consulting公司创办人Art Gmurowski表示,设计师利用Visual RTL后,无需进行文本输入。“图形化输入设计是一种极为简单的方法,”他表示,“这有利于设计师拥有已备档的设计,而且还能产生无错代码。你不需要考虑低级代码问题。”
也有其它能由图形生成HDL代码的产品,但Visual RTL具备独特的特性,提供更多面向“低级设计”的支持。Gmurowski指出,例如当用户进行门布局时,连到门的输入引脚将自动调整。当元件被连接或移动时,能自动绘出网表。
Visual RTL对Summit Design公司具有相似名称的Visual Elite构成了竞争。有界人士表示,看不出两种产品的功能有什么不同。
但Summit公司市场总监Rami Rachamim指出,Visual Elite不仅仅支持Verilog,还支持C/C++、SystemC、VHDL以及2004年推出的SystemVerilog,是一种支持功能建模、设计和验证的平台。Rachamim说,“初创公司应该致力创新和新技术以解决用户问题,而不是复制已有产品的功能和名称。”但Gmurowski表示并未使用Summit的产品,称Visual RTL是独立开发并提供“独特的解决方案。”
Visual RTL已上市,可用于Linux、Solaris和Windows平台,每件许可费为7,500美元。Orion网站提供一个免费演示版。
京公网安备 11011202001138号
