在日前举行的设计自动化大会(Design Automation Conference)上,26家EDA供应商共同推出支持SystemVerilog语言的计划,唯独没有EDA巨头Cadence Design Systems的身影。不过Cadence公司代表称,该公司计划对SystemVerilog语言提供全面支持。
在Accellera标准组织推广SystemVerilog语言的“Right here, right now”活动中,Cadence公司的缺席引起市场猜测,担心这个EDA大厂商是否会提供对SystemVerilog语言的支持,Cadence公司语言与标准策略主管Victor Berman打消了众人的疑惑。
Berman表示,“甚至在该标准推出之前,我们已经开始使用Verilog语言。我们将对该语言提供全面支持,那是我们一直以来的目标。”
Berman指出,不少Cadence公司的验证流工具已经支持SystemVerilog的某些功能,他表示将在第四季度推出的Incisive和Encounter工具提供更多SystemVerilog的合成、验证和仿真等支持。
Cadence公司主管Incisive平台行销的副总裁George Zafiropoulos认为,SystemC是比较适合SystemVerilog的一种开发语言。
京公网安备 11011202001138号
