安捷伦科技公司(Agilent Technologies)日前宣布已对其第三代采用90nm CMOS工艺技术的串行解串器(SerDes)内核完成验证,使原始设备制造商(OEM)能够将尽可能多的SerDes通道(每一通道工作速率高达6.25Gbps)嵌入到一片ASIC??C芯片中。
在安捷伦进行的测试中,嵌入SerDes的ASIC在两个连接点间相距76厘米(30英寸)的FR4材料中获得了无错误的传输驱动信号。
这款采用90nm技术的SerDes内核与以太网XAUI兼容,并具有测试PCB板上IC芯片间交流耦合连接的1149.6 AC-Extest、LC振荡器、决策反馈均衡(decision feedback equalization)和内部100欧姆差分端子等特性。此内核还提供自动接收器DFE调节、用于通道优化的片上BERT以及小于10-17%的较低的比特错误率(BER)。
安捷伦的嵌入式SerDes ASIC开发模型在系统级结构的定义之初即结合了各种测试功能,并提供内电路制造测试、功能性测试、系统开通和调试及现场诊断等功能。
京公网安备 11011202001138号
