ST的SRAM技术消除“软错误”对电子系统的威胁

意法半导体(ST)日前公布一项新的半导体技术,据称这项技术完全可以消除近年来不断困扰电子设备制造商的潜在难题:芯片出现所谓的“软错误”的概率不断上升。

据了解,这种软错误是由始终存在的构成地球低强度背景辐射的核粒子引起的,这些粒子或者来自宇宙射线,或者来自大多数材料中存在的微量放射性元素,粒子本身虽然没有危险,但是,可能会干扰利用粒子工作的芯片或电子设备的正常工作。位于法国Crolles的ST中央研发中心的研究人员开发的这项新技术rSRAM对散射微粒子效应具有很高抵抗性能,而且,不会增加过多的成本,也不会对性能产生不利的影响。

移动电话、PC机或者连接互联网或其它通信业务的精密计算机所使用的半导体元器件通常被称为系统级芯片(SoC),这些器件含有数十万甚至数百万个在手指大小的芯片上加工并相互连接的微型晶体管。其中,很多晶体管用于构成嵌入式SRAM(静态随机存取存储器)—一种可以高速存储检索的电子存储器。按照摩尔定律的规律,每隔大约18到24个月,就会有新一代的芯片技术问世,晶体管的尺寸会缩小一半,新芯片的速度更快、尺寸更小、价格更便宜。然而,晶体管越小,就越容易受到散射粒子效应的影响。

在芯片内部,信息通常是以电荷的形式存储在晶体管内。一个穿过芯片的核粒子如一个中子或一个α粒子可能会改变附近晶体管贮存的电荷。核粒子改变电荷的现象引发了“软错误”,例如,芯片没有发现有形损坏,但是,可能暂时含有错误数据。这种软错误可能会造成设备出现临时故障,可是,随后的测试却显示设备工作状态良好。

组合问题

随着嵌入式SRAM上缩小的单个晶体管对背景辐射的敏感性日益提高,芯片上嵌入SRAM的数量也将呈现以指数增长的态势:目前,在一个典型芯片上,SRAM占晶体管总数的50%以上。据ITRS(半导体国际技术路线图)的研究,这个比例在10年后预计会达到90%。嵌入式SRAM在系统级芯片中的比例增加是因为在芯片嵌入SRAM内存储程序代码和数据会产生更优异的性能。

ST中央研发中心先进设计工具部Jean-Pierre Schoellkopf博士介绍:“对于今天批量生产的技术,软错误通常不会引起过多的严重问题,电子设备制造商面临的问题是,晶体管的尺寸更小和芯片上SRAM存储器尺寸更大的发展态势,情况最糟的软错误不可避免,例如,随着频率提高,计算机系统崩溃或数据丢失或传输错误会经常发生,然而,为了保持市场推动力,电子设备制造商需要半导体这种发展趋势。因此,我们决定开发一项更加强固的嵌入式SRAM技术,这项技术对背景辐射具有很强的抵抗力而且不会过多地增加成本、不影响产品性能。”

事实上,ST强调,已申请专利的解决方案达到了上述两项重要要求:通过重新设计系统级芯片中半导体器件所使用的SRAM存储单元的基本结构,ST开发出一项与普通系统级芯片技术具有相同速度和相同成本效益的新技术,而且,这项新技术实际上还能抵抗散射粒子的攻击。

Schoellkopf博士解释道:“rSRAM技术使电子设备制造商相信,新一代硅技术可给他们带来性价比方面的优势,而没有增加软错误的敏感性。”

ST解释说,其解决方案具有独创性,因为它没有增大集成电路所占用的芯片面积。一个芯片的制造需要很多复杂的工艺过程,才能创建最终集成电路的三维结构。这些电路始终都是并行制造的,尽可能地在一个通常直径200mm的薄晶圆片上安装最多的电路(目前已转移到在直径300mm的薄晶圆片上)。扩大芯片面积会减少在圆晶片上加工的芯片数量,而这样做会提高芯片制造商的制造成本。

ST对标准SRAM存储单元的改进方法是在单元结构内以垂直方式增装附加电容器,因此,芯片面积以及制造成本都没受到较大的影响。这些电容器的作用是提高触发一个存储单元所需的电荷数量,从而降低了在任何给定间隔内软错误的发生率。

ST采用120nm技术(即将投入批量生产的下一代技术)制造出含有rSRAM新单元的测试芯片,并对其进行了严格的测试,即用高级人工辐射方法辐射被测试的芯片,同时测量了最终的软错误结果。测试结果(由美国著名的Los Alamos国家实验室中子散射中心提供)证明ST的rSRAM单元的软错误发生率比常规SRAM单元低大约250倍,可以完全抵抗α粒子的辐射,而且几乎可以完全抵抗中子引发的软错误。

图片说明:

这个扫描式电子显微镜图片描述了如何在SRAM单元上制作这两个电容器。在两个电容器的柱状结构内,一个高K介质被插在两个同轴多晶硅电极之间。在这两个电极中,一个是外部电极,另一个是内部电极。前者与形成SRAM单元的晶体管相连(图中没有显示这部分),而后者则连接金属1层。高的灰色结构是外部电极,它们通过中央多晶硅结构串联在一起,钨插头(图底部6个白色区域)连接外部电极与SRAM晶体管电极。圆柱体的内壁连接一个高K介质(电极周围粗糙纹状U型白色层次),然后,在柱体中心注入多晶硅,构成电容器的第二个电极。这两个堆栈式电容器的作用是可以将触发软错误所需的临界电荷提高几个数量级,而无需扩大芯片面积。