通过改进单元库而非工具来获得时序收敛

作为核心技术的物理综合并不是所有地方都需要,令人惊奇的是,通过直接修改底层的单元库,使用较简单的工具就可轻松实现时序收敛。

物理综合已经是一种虽然昂贵但应用广泛的技术。在物理综合时的每次映射反复期间,需要放置门并执行逼近式布线。这样可以使映射更好的估计每个门的负载,从而正确工作。结果会产生一个布局和全局布线文件。

其算法必须是逼近式的,因为主要的布线、背注和时序反复现在都是在工具内执行。当然,物理综合并不是万能的,在详细的布线后仍可能需要手工反复。但庆幸的是手工反复收敛得非常快。

在最简单的例子中,使用“缓冲提升”技术来使任何只带变换器的电路的时序收敛是可能的。需要注意的是,必须要有足够的空间来摆放其中一些变换器。通过使用简单的线载模型,一个粗略的尺寸分级通常就足够使尺寸重新调整效应最小化。如果单元利用率非常高,那么可以增加布局的区域面积。

为何那些只使用变换器的电路会收敛得这么好呢？原因是这些简单单元天然地拥有相同的固有(独立于负载)时延,但每种尺寸会具有不同的边沿(与负载有关)时延。因此初始的综合时延就能通过单独的调整尺寸得到很好的匹配。

即使是现实世界的RC效应在缓冲提升环境中也很容易解决。在深亚微米领域,边沿速率效应也非常重要。可以在单元特征化期间使用一个简单的平均化功能来管理这些效应,这与整个系统的收敛方法几乎没什么区别。

对于有1个以上输入的门来说,每个门系列的固有延时一般都会随驱动强度而变化,因为单元库可设计成用于优化单元面积,乘法器和等价门就是很好的例子。在优化过程中,改变门的驱动强度(由于负载在工具中被错误估计)会增加大量的固有延时,唯一的解决方案就是重新映射。因此业界非常需要物理综合,从而可以通过每次反复来改进负载估计。

然而,如果单元库设计成每个门系列具有相同的固有延时,那么所有案例都会退化成简单的变换器案例。因此需要在建立库时多加注意,不过这一工作并不困难。

业界也曾试用过一些采用0.18微米和0.13微米标准处理器(带一个DSP协处理器)的测试案例。这种设计包含众多的MUX和EXOR树,众所周知这会给时序收敛带来许多困难。将来自所有CAD供应商的物理综合工具与新单元库、DC和标准布局布线引擎比较,结果令人称奇。老的工具套件很快就收敛到最严格的约束,而物理综合即使经过2次或3次手工反复后也达不到最快的收敛速度。另外,其面积也小很多(也许说明了速度的增加),通常即使新单元库变得更大也是如此。

改进单元库不仅能够拓展老工具套件的生命力和用途,而且与物理综合结合后能提供更有效的解决方案。

作者:Anthony Mark Jones

Anthony Mark Jones是一名顾问,曾帮助Inmos、Micron等公司设计芯片架构。