QuickLogic公司将公布针对其QuickWorks V9.6开发系统的“功率计算”(power aware)布局工具,赋予FPGA一项在ASIC设计中常见的功能。该工具与QuickLogic的Eclipse II FPGA协同工作,后者于2003年2月开始交货,面向低功耗应用。
Eclipse II家族产品据称为业内最低功率的FPGA,主要面向移动、便携式和无线系统。该器件系统门密度范围为47,000~320,000,据称待机电流低至50uA。特性包括250MHz性能、嵌入双端口SRAM、低偏移时钟网络和可编程PLL。
QuickLogic公司表示,Eclipse可能是当前DSP的较好替代品,因为DSP消耗相当大的功率。 QuickLogic的“power aware”布局工具将使Eclipse II结构动态功率在布局时达到最小化。Eclipse II包含纵队时钟缓冲。每一纵队有一个增加功耗的容性负载。布局器减少所使用的纵队数量,因此降低了功率。
QuickWorks 9.6还提供功率计算器功能,让用户基于布局和布线结果模型动态功耗。
QuickLogic公司介绍说,QuickWorks 9.6还改进了设计流程接口。工具套件包括线路图输入和物理布局,HDL仿真和综合通过OEM许可,如Aldec、Simucad和Synplicity。QuickWorks 9.6如今在Windows平台上免费使用。Eclipse II器件的起价批量为3.50美元。
京公网安备 11011202001138号
