嵌入式内存解决方案供货商MoSys公司最近宣布,该公司的1T-SRAM-Q(Quad density)嵌入式内存技术,已成功通过联电(UMC)0.13微米工艺验证。在两家公司目前现有的合作关系上,可为提供客户一套高密度的内存解决方案。
1T-SRAM-Q使设计厂商可以结合MoSys的Transparent Error Correction(TEC)技术,嵌入大容量高性能内存,并且排除雷射修补与软错误顾虑,以得到更好的产品良率与可靠度。1T-SRAM-Q使用MoSys公司获得专利的Folded Area Capacitor(FAC)技术,可通过将闸氧化层垂直地折于浅沟渠隔离的侧壁上,使横向的面积得以减少,同时也减少了垂直面积,以将0.13微米工艺的占位尺寸降低至0.5平方微米。
联电表示,MoSys公司的1T-SRAM-Q技术拓展了联电的解决方案,并为客户在高容量内存需求的精密系统单芯片(SoC)设计时,提供了更大的弹性。
京公网安备 11011202001138号
