日前在美国加州举行的SNUG Synopsys用户研讨会上,Synopsys公司总裁兼首席执行官Aart de Geus指出:“促使芯片节点工艺向更高层次发展的动力将不再是芯片性能的提高,而在系统级芯片(SoC)上集成更多的功能才是刺激芯片工艺向65纳米迈进的原因。”
芯片处理速度的加快代表了芯片性能的提升——现在这已经不是首要的问题了,De Geus指出,特别是在多内核器件出现之后。这是与半导体业界以往发展史最为不同的地方——以往的历史是,性能的提升会促使芯片工艺向更小的节点发展,以满足摩尔定律。
De Geus表示,过去几年内,芯片制造商已经得出了结论:靠半导体工艺节点的升级来提高系统的性能在经济上是不可行的。相反,他指出,芯片运行速度的提高可以采用其他方法,比如使用多内核技术。
De Geus指出,半导体工艺正在向65nm节点迈进。在2005年第四季度到本季度,根据Synopsys公司的统计,65nm产品的流片数量已从18个增长到52个,而采用65nm工艺设计的项目总数已从约120个增长到约160个。
De Geus强调,在65nm的设计中关于功耗的设计是最重要的因素,而在90nm和65nm工艺中对功耗的关注将是“绝对必不可少的”。“我无法告诉你们我们对功耗的关注程度,”De Geus表示,“我只能说事实上我们的每片65nm芯片都是一个低功耗的方案。”
在与其中的一位芯片设计人员的谈话中,De Geus否认了因为光掩膜成本昂贵而导致IC设计新启动项目减少的说法。他举例说,从1999到2002年间,新启动项目的数量已经下降了很多,但从那时起到目前数量一直保持稳定。
在这个SNUG活动上,Synopsys公司也声称,他们是第一家支持Verilog语言并提供整套芯片设计方案和终端产品的EDA供应商。
京公网安备 11011202001138号
