为满足低电源电压、高频和较小尺寸器件的全芯片功率完整性分析的需求,NEC开发出一款电源线(power line)设计工具,能够在几秒钟内对功率完整性(power integrity)进行分析。
功率完整性分析通常需要多个小时甚至数天,涉及电源的改动也耗费时日。因此工程师进行去耦电容器的放置试验时很困难。工程师能够在笔记本电脑上运行该工具,在设计流程的早期快速地对去耦电容器的位置和容量进行模拟假设分析。
对低电压电源越来越高的要求使LSI的电源线噪音成为一个严重的问题,并可能造成芯片损坏。在传统设计中,当得到所有物理设计资料时才进行电源完整性优化。
NEC研究实验室的的科学家Toshihide Kuriyama认为,应该在设计流程中的尽早使用工具进行优化。目前,NEC希望在公司内部将工具用于LSI设计差异化,并期望该工具生成精确的数据有助于电源设计的标准化。
京公网安备 11011202001138号
