Atrenta公司宣布, 它的低功耗和ERC产品已经被台积电采用,并在后者的新参考流程中充当关键技术。参考流程5.0是业界第一个提供功率收敛并集成芯片至封装(chip-to-package)设计的设计流程。Atrenta的低功耗和ERC产品是其统一平台的一部分,该平台包括针对时钟域分析、DFT分析、约束分析和自动功能分析的先进解决方案。
Atrenta公司的SpyGlass LP是业界第一款可定制产品,用于帮助设计者采用一种在RTL级的低功耗设计方法和技术。它能指导设计师降低90nm以下设计的功耗,包括应对动态功耗、漏电及电压管理等挑战的低功耗技术。
台积电还开发了一种采用SpyGlass ERC的芯片至封装集成流程。SpyGlass ERC能够根据广泛的电气规则验证门级网表,并报告关键的电气设计规则违例。通过确保将高质量的网表输入后端流程,该工具能实现芯片级的集成。
“我们与Atrenta有着紧密的合作,并对Atrenta的低功耗和ERC解决方案印象深刻,因为它们能迅速解决我们的问题。”台积电公司设计服务行销总监Ed Wan表示,“将这些产品集成到参考流程5.0中能够完成功率收敛等重要任务,并使设计师赢得更快的产品上市时间。”
“我们很高兴能与台积电合作向设计人员提供低功耗和芯片集成领域的关键解决方案,帮助他们提高设计产能。”Atrenta公司行销副总裁John Rizzo表示,“漏电是采用先进工艺技术的设计需要考虑的关键问题。Atrenta公司独一无二的低功耗解决方案是业界第一款针对电压管理问题的产品。在芯片集成方面,Atrenta的ERC产品提供了一种高容量的解决方案,能够验证门级网表,并确保在把设计输入后端流程之前避免所有的电气规则违例。目前,在Atrenta公司最新的PeriScope平台中可以提供低功耗和ERC解决方案。”
随着设计步入亚纳米时代,功耗变成技术创新的重大挑战。台积电公司先进的Nexsys工艺技术具有电压管理功能,它提供了解决功耗问题的关键技术。然而,采用电压管理会给设计工艺引入新的挑战。至关重要的是应该在设计早期分析与电压和电源域界相关的问题。Atrenta的低功耗产品是业界针对电压管理问题的领先解决方案。它能够提供架构级的低功耗设计技术,如使用对功耗有最大影响的电压和电源域。设计师还能够在设计周期的早期利用SpyGlass LP提供的一系列技术,以确保自动检查并为带有多种电压和电源域的设计生成接口逻辑。
随着芯片规模不断增大,集成的复杂性变成必须解决的一大挑战。设计师需要将一个没有问题的网表交给后端流程,以避免代价高昂的设计反复。Atrenta的ERC产品能够分析Verilog和VHDL门级网表是否遵循电气规则。它读取新思公司的库格式(.lib)文件和网表,然后跟踪并报告关键的电气设计规则违例,如过载驱动器、不希望出现的时钟交互、延时依赖电路和特殊库错误等。由于网表错误可能发生在设计交接阶段,所以像SpyGlass ERC这样的扩展规则检查器就显得非常重要。在产品开发的重要阶段,它能降低风险和错误的成本。
当在一起使用时,Atrenta公司针对功能验证、约束分析、时钟域分析、DFT分析和低功耗优化等方面的所有先进解决方案能够运行在公共的用户接口和统一的平台内。这是业界第一次在RTL级实现全面、有效的SoC设计和验证。通过使RTL设计师能够在前端设计过程中预测和修复下游设计问题,Atrenta公司显著提高了复杂SoC设计和原型创建的经济性。
作者:葛立伟
京公网安备 11011202001138号
