半导体存储器的故障模型和测试方法的研究,一直是数字电路测试领域的一个研究热点。对于单片存储器的测试,已经有一些很成熟的测试算法,如走步法、奔跳法及行进法等[1]。对于存储器板级的测试,传统的方法是与ATE设备结合起来的在线闭环测试[2]。通过对RAM的不同地址,写入一系列不同特征的数据,并与读出的数据进行比较,以定位出地址线、数据线以及存储器芯片的故障。这种方法,适合于以RAM为主的存储器板的测试。但是当数字电路板中含有除RAM之外大量其他器件的时候,我们往往需要对存储器芯片之外的数字电路的故障进行诊断和定位,因而这种闭环在线的功能测试方法并不合适。目前通常采用的一种方法是基于仿真的测试生成,但这种方法除了需要仿真软件之外,还特别依赖于开发人员对电路的熟悉程度和开发经验,需要反复调整和进行仿真试验,才能得到满意的TPS。
根据实际存储器板的两种不同情况,提出了针对RAM板的两种不同的测试方案:当电路板中只含少量RAM芯片时,采用结构化的测试方案,首先将RAM等效成时序电路模型,利用我们曾经开发的TPS平台——数字电路板故障诊断测试集的自动生成系统Octopus100[3],对整个数字电路面板进行时序电路的测试生成；而当数字电路板为主要由RAM芯片构成的存储器板时,则采用功能测试方案,即类似于对存储阵列的测试,主要考虑数据线和地址线的故障。这两种测试方案均可实现对含存储器板电路的自动测试生成,不需依赖测试人员的开发经验,大大提高了测试效率,在实际应用中取得了比较好的效果。
京公网安备 11011202001138号
