前言
随着通用移动通信系统（UMTS）网络在日本和欧洲实现商用，市场对多频段宽带码分多址（W-CDMA）收发器芯片的要求更加苛刻——除了缩小芯片面积和主板占用空间、减少组件数量、降低材料成本外，还要求芯片具备足够的灵活性，不仅要支持工作频段I，还要支持其他多个频段。考虑到UMTS的全双工性质，再加上支持所有频段要求在面积更小的芯片上集成多个发射和接收通道，如何最大限度降低这些通道之间的串扰，就成为一个非常具有挑战性的任务。第一颗采用0.13微米CMOS工艺制造的单芯片直接转换收发器于2003年2月面世；第一颗采用0.35微米SiGe BiCMOS工艺制造的单芯片UMTS收发器于2004年正式推出。最新发布的直接变换设计包括一个采用0.35微米SiGe BiCMOS工艺制造的适用于WCDMA/HSDPA网络的三频段单芯片收发器。
本文介绍了一种适用于频分复用（FDD）网络的低功耗、多频段、全集成化单芯片UMTS W-CDMA/HSDPA直接转换型收发器。它采用0.13微米CMOS工艺制造而成。该设计包括三条零中频接收（RX）通道，三条直接转换型发射（TX）通道，两个分数型频率合成器。它们都由一个多标准编程接口控制。图1显示了该芯片的完整框图。
接收器包括差分输入端口、第二低噪放大器级（2nd LNA）、两个下变频器（带CMOS Gilbert型混频器以及紧随其后的低噪缓冲放大器）、一个经过校准的模拟有源六阶基带（BB）滤波器，并且伴随一个附加的二阶可编程陷波滤波器（2.7 MHz）。所有直流偏置由内部电路补偿。
该收发器包括一个Butterworth型三阶模拟有源基带滤波器，以及三个直接上变频器、可变增益放大器（VGA）级（每条通道的增益控制范围超过85dB）、高功率输出驱动级（典型输出功率为11dBm）。VGA级的自适应偏置，可确保整个输出功率范围内功耗最低。
混频器包括全集成式压控振荡器（VCO），后者集成了片上调谐电路、自动上电校准和环路滤波器等功能。
所有功能均由一个基于三线制总线设计的灵活的多标准编程接口控制，这不仅实现了后向兼容，而且可支持DigRF标准所规定的全部读/写存取操作。
该器件的工作电压范围为2.7 -3 V，工作环境温度范围为-30℃至+85℃，可配置成不同的参考振荡频率以及不同的基带接口参数（例如I/Q共模电压），从而实现最佳兼容性。多种节电模式可确保各类操作情景下的功耗最低。接收通道的最大功耗为通道的最大功耗为35mA（打开陷波滤波器时为37mA），而发射器的功耗始终低于80mA。如果发射和接收功能都没有启动，一个被称为“睡眠模式”的特殊操作模式将被激活。在这种模式下，器件的典型功耗一般为2mA。如果移动终端（UE）未被用于无线信号收发（例如，正在使用高级移动终端都具有的个人数字助理（PDA）功能），这对于延长电池工作时间非常有用。在睡眠操作模式下，所有的寄存器设置都保存在一个特殊的随机存取存储器（RAM）中，这样，在下次被唤醒时，集成电路就能取回所有的设置。
如果被用于多模环境，该收发器可作为功耗最低的前端控制中心，以及活动的备用收发器（例如GSM收发器）。其实现方式是：激活一个特殊的工作模式，该模式可关闭发射和接收功能，从而实现功耗最小化，并且对所有6个前端控制输出引脚进行仲裁设置。
该芯片采用非常袖珍的无引脚封装技术—PG-WFSGA-81-1 （超细间距半球珊阵列），面积仅为5×5毫米，最大高度为0.8毫米。球珊间距为0.5毫米。
分数型频率合成器
接收器和发射器都集成了参考频率为26MHz的分数型频率合成器，同时搭载了参考电阻器。较低的带内相噪，为使用更宽的PLL环路带宽（目的是全面集成环路滤波器）创造了条件，因此可最大限度减少外部组件的数量。要覆盖所有的工作频段（包括附加的频率容限），在4GHz频段工作的差分VCO有一个很宽的调谐范围，它被划分为256个VCO频段。可以通过在VCO RF输出端口激活一个附加的二分频器以支持UMTS频段V和频段VI。相应的VCO频段由内部的标定算法进行选择，该算法将在PLL被启动或者一个新的频点被设定时被触发。同时，进一步的校准可最大限度降低PLL的偏变，例如环路滤波器拐角频率的离散等。
点通
