射频电路的设计技术一度专属于少数专家掌握并拥有其自己的专用芯片组，如今已能和数字电路模块及模拟电路模块集成在同一块 IC 里了。再则，射频电路设计中固有的临界尺寸要求，更增加了工程压力。
要 点
● 射频电路设计师必须经常采用间接测量电路性能的方式，来推断电路故障的原因。
● 射频电路设计问题正在影响数字电路设计和模拟电路设计。
● 将射频电路集成在同一块印制电路板或 IC 上，这会促使人们使用一种新的设计方法。
● EDA 厂商正在开始提供集成时域仿真和频域仿真的分析工具。
射频电路设计就是对发射电磁信号的电路进行设计。射频意为无线电频率，因为射频电路在其初期，只能发射调幅和调频两个波段的无线电信号。今天，把高频电路设计称为“射频电路设计”，只是沿用了历史名称。图1表明，自从 20 世纪 60 年代使用 UHF 电视技术以来，广播设备使用高于 300000 MHz的频率。从那时以来，通信设备的内容、频率和带宽都增加了。安捷伦科技（Agilent Technologies）公司负责先进设计系统(ADS)平台的经理Joe Civello说，对模拟/混合信号 IC 设计师的挑战正以前所未有的速度在加剧。在加大带宽和提高最终产品功能的市场需求推动下，设计正在进入更高的频率范围，并不断提高复杂性。工程师们正在把射频电路与模拟及数字纳米电路集成在一起。吉比级数据速率正在使数字电路像微波电路那样工作。不断扩充而更复杂的无线通信标准，如 WiFi（无线相容性认证）802.11a/b/g、超宽带和蓝牙标准，都要求设计师去评估其设计对系统整体性能的影响。
形状因子、功耗和成本推动着模拟电路设计、射频电路设计和数字电路设计的日益集成化。便携式设备小巧轻便，功耗和成本尽可能低。集成度直接影响着最终电子产品的制造成本、尺寸和重量，通常也决定所需功率的大小。设计师从材料清单中每去掉一个元件，维持该元件的供应链所需日常开支就会随之减少，最终产品的制造成本就会下降，产品尺寸也会缩小。
德州仪器公司(TI)负责无线应用的研究经理Bill Krenik说，射频电路的设计一向是很困难的，因为缺乏恰当的检测仪器，使高频信号的分析复杂化了。工程师们不得不采取间接的测量方法，并根据他们能够观察到的电路行为状态来推断电路特性。随着工程师们在同一块芯片上实现数字电路、模拟电路和射频电路，种种集成问题就使这一问题进一步复杂化。通过衬底传输或通过 IC 表面辐射的数字信号会影响射频或模拟部分的噪声敏感度。这些潜在的影响大多会结合在一起，从而使最初的硅片存在各种问题。传统的调试方法也许不再适用，这意味着你必须正确地进行设计，并在设计投片之前就要准确无误地对尽可能多的物理效应建立模型。当设计方法不能准确地建立硅片的模型时，设计小组通常别无选择，只能把器件制造出来，再去观察其工作状态。走这条途径就像一场赌注很高的赌博，多数公司只是把它作为最后的一招。
模拟电路和射频电路历来都制作在各自的芯片上，这样可以更方便地在系统中隔离噪声，防止耦合到电路的敏感节点中。工程师们把这几类设计元件都集成在同一块芯片上时，就不能忽视噪声问题。假如没有某种形式的精确硅衬底模型，工程师们也许要到硅片从工厂退回后才会知道问题的存在。这类产品的开发几乎总是需要一个由各个工程领域的专家组成的小组。很少有哪个设计师既有射频专业知识，又有模拟电路专业知识；再则，射频电路专家和模拟电路专家使用不同的开发工具，而且可能居住在不同的地方，从而导致最终芯片集成期间的困难增加。
每一个独特的设计领域各有用于开发和模块测试的方法和技术。工程师们用来设计模拟电路的方法与设计数字电路的方法有着根本的差别，同样，模拟电路与射频电路也有明显区别。例如，在模拟领域和射频领域中，不存在能支持综合的布尔代数等价物。而且，在频率域中对数字电路块的仿真是毫无意义的。由于这些基本的差别，在设计开始前必须考虑到各种设计方法之间常常会不匹配。设计师几乎总是在时间域中进行数字设计，而在频率域中进行射频设计（为了提高仿真速度）。把两种类型的设计集成在同一块芯片上，可能意味着整个芯片的仿真时间会拉长到不现实的地步。在设计流程的测试阶段和验证阶段，情况也是如此。数字电路的测试不同于模拟电路的测试，同样，设计的模拟部分也不同于射频部分。尽管有这些问题，但设计师们已经开发并将继续开发把所有这三个领域组合在一起的产品。
点通
