在改善负载点(POL)稳压器性能的过程中,人们所面临的主要难题一直是如何在提高输出功率容量的同时缩减其外形尺寸。这是为了适应高功率应用(例如:采用AdvancedTCA或CompactPCI平台的嵌入式系统,它们对这些POL DC/DC电源的性能和尺寸施加了新的限制)的高安装密度PCB日益普及的趋势。这些POL DC/DC电源以及精细程度相似的数字系统设计师努力地在不扩大电路板尺寸或增加其最终产品的制造成本的情况下改善性能。因此,对于这些设计师而言,最佳的POL DC/DC稳压器除了不需要任何特殊的装配或加工工具之外,还应该具备紧凑、可靠、可进行表面贴装和采用热阻抗封装等特点,而且几乎没有电源设计方面的知识储备要求。
现有的POL DC/DC解决方案需要在功率密度和外形尺寸之间进行权衡取舍。这些开放式框架电路虽然可在高功率条件下使用,但采用了轮廓很高的元件和面积很大的PCB。由于体积过于庞大,导致它们往往无法安装在间距紧密的高端数字系统板上。为了实现其小型化并满足空间约束条件的要求,不得不降低POL DC/DC稳压器的输出功率提供能力。不幸的是,当今的系统需要更多的功率,以驱动多个FPGA、微处理器、兆字节存储器和其他具有快速I/O信号传输能力的IC。因此,尽管体积变小了,但这些输出功率有限的POL稳压器却变成了不合要求的解决方案。
京公网安备 11011202001138号
