采用软件Σ-Δ技术提高现有DAC的分辨率

2005年06月08日

图1:带抖动输出的DAC。

运动控制系统常常需要分辨率高但精度较低的数-模转换器(DAC)。由于高精度DAC不仅价格昂贵而且还占用宝贵的板空间,一种不错的解决方案是用软件来提高DAC的分辨率。本文就阐述了这样一种技术。

闭环控制系统开发人员常常需要一种分辨率远超过其精度的DAC。的确,当您已经获得良好的模拟反馈时,有时会发现,8位DAC即已拥有足够高的精度,您并不需要用16位分辨率来达到系统性能目标。

通常闭环控制系统使用相对不太精确的器件,而是通过良好的反馈来达到高精度。尽管常常需要用高分辨率DAC来使输出稳定,但DAC的不精确与器件本身的特性相比常常显得并不怎么重要。

成本或尺寸限制可能会阻止设计者为系统增加昂贵的高精度与高分辨率DAC。但您可以从音频行业借用某些技术,并使用软件Σ-Δ调制器来提高廉价DAC或PWM输出的分辨率。当此项技术工作良好时,它能极大地提高DAC的有效分辨率,并以使系统性能得到一种具有成本效益的提升。

使输出抖动

一种提高DAC分辨率的简单方法是使其输出抖动,这也是PWM驱动所基于的全部理念。图1显示一种带抖动输出的DAC。期望值被增加至锯齿波上,而结果被量化并由DAC转换成模拟输出。通过正确部署锯齿波发生器与量化器,DAC可提供更接近于期望输出的平均值(相比不使用抖动)。

图2显示带周期为?/8锯齿波的抖动DAC的工作情况,其中? 为DAC基本采样率。这里的期望输出为1.625,且DAC在1和2之间抖动以达到此平均值。正如图中所显示的,抖动DAC正是一种利用改变其占空比来达到所期望平均值的脉宽调制器件。

图2:输入=1.625的抖动DAC。

图1所示的抖动DAC存在两个主要问题。由于锯齿波发生器的基本标度比被固定在设计时间上,因此所增加的精度也固定。更重要的是,由抖动所产生的噪声往往集中在锯齿波频率上,由于此噪声可相当高,所以无论怎样控制,它都不会消除,并因此而导致各种问题。

这两个问题都可由Σ-Δ调制器来得到缓解,并常常可将其减小到可忽略的程度。图3显示一种基本的一阶Σ-Δ调制器。期望输出值与实际输出值在相加点上相加。此Σ值可加到积分器值(Δ)上,并应用到量化器上。而量化器则将数据下调到DAC可呈现的水平。

图3:基本Σ-Δ调制器。

通过这种安排,Σ-Δ调制器可通过自动调整其输出来保证量化器输出上的平均误差为零。这是因为积分器位于信号路径上:积分器值为所有过往误差值之和,因此只要有非零误差,积分器值都能正好保持构建状态,直到误差再一次被强迫为零为止。

像图1所示的“常规”抖动DAC,Σ-Δ调制器之所以能起作用,是因为它使送往DAC的量化值抖动。尽管Σ-Δ调制器的动作天生位于其构造内,但没有像抖动DAC这样的强制行为。在Σ-Δ调制器中,抖动输出的频率本身自动调整,且任何“不合群”的脉冲都被自动保持到一个周期那么长。

图4:输入= 1.625的Σ-Δ调制器。

图4显示Σ-Δ调制器如何工作的(采用图1中的同一2位DAC及1.625输入)。最初(步骤0),积分器值为1.625且量化器将1送给DAC,产生0.625的误差。在步骤1中,积分器值变为2.25且DAC输出为2,产生 -0.325的误差。积分器与DAC周期穿过图中那些值产生平均值为1.625的DAC输出。

图2与图4之间的差别显示了Σ-Δ调制器所具有的实际优势。在图2中,周期的高、低部分全都被挤在一起,从而提供一个受控级或低通滤波器时间来对输出中的不期望抖动作出反应。在图4中,周期的高、低部分被尽可能展开,这意味着无论DAC驱动什么,都很可能只对DAC输出的变化产生很小的响应,从而能更好地接近平均值。

低频误差

上文讨论了平均误差保持为零的DAC。为了更多地了解如何及何时使用Σ-Δ型DAC,还需要对此作进一步的研究。

图5显示与任何抖动DAC(包括Σ-Δ型)相比,1位平直DAC 的总误差功率。由于抖动DAC不能在任何时候都尽可能地接近期望值,故对于所有超过0、0.5及1的输入值,抖动DAC的误差都远大于平直DAC的误差。但为何又会考虑使用各种类型的抖动DAC呢？

图5:1位“平直”与抖动DAC的总RMS误差。

答案是,相对于DAC输出的瞬时值而言,设计者常常更关心其平均值。在平直DAC的情况下,总误差较低,但对于稳定的输入,其误差也相对稳定且不可避免。而在频域方面,这意味着设计者会更关心DAC低频上的分辨率,而不是高频上的误差问题。这可能是因为设计者知道能利用低通滤波器来滤除DAC的高频成分,而且不是因为设计者知道DAC的下游硬件具有天生的低通特性,就是因为系统天生对高频误差不那么敏感。

任何抖动DAC都能给出比平直DAC更低的直流误差,但在图1所示的“常规”抖动DAC中,误差能量会位于抖动频率及其谐波上。这可能有用,但为了从抖动DAC上获得良好的分辨率,则必须在相对较低的频率上抖动DAC,但这么做又会将误差能量引入低频(足以导致问题出现)。Σ-Δ型DAC在将误差能量调整到高频方面比普通DAC做得更好。

在使用Σ-Δ时,“误差”的定义有些模糊,但图6给出了图3所示Σ-Δ调制器的近似均方根(RMS)误差与频率之比。请注意,不像“常规”抖动DAC,Σ-Δ调制器引起的噪声大约与达到DAC时钟速率一半的频率成正比。

图6:Σ-Δ噪声频谱。

从图6可看出,任何对高频不怎么敏感的应用都能从Σ-Δ DAC上受益,特别是马达、加热器及冷却器等应用,它们更倾向于具有很强的低通特征。无论何时,只要是需要低频分辨率并能将DAC更新到比设计者最初想达到的频率还更高的频率上,都能从Σ-Δ上获益。的确,这就是音频Σ-Δ(或“1位”)DAC的工作原理:它是这样一种专门的芯片,即在数兆赫频率上对Σ-Δ环进行采样,以将误差频率转换到高音频或超声波范围,因为人耳听不见15kHz频率以上的噪声,而且在能听见的1.5kHz频率上,采用成本远低于传统高精度DAC的Σ-Δ DAC,转换器即可产生质量上乘的音频。

实际测试

为了解实验用Σ-Δ DAC如何能用于实际产品设计,这里举两个例子:第一个系统是必须用一些外部源来将旋转轮相位锁定的驱动器,第二个例子则是产生电话声音质量的音频。这两个例子都将DAC更新到8kHz上,并假设要求有10位分辨率,但实际的DAC需求却很不相同。

列表1:一种简单Σ-Δ调制器。

对于旋转轮例子,假设以100Hz频率对控制系统进行采样,同时假设,DAC用至满量程下,马达以2?106度/秒²的加速度加速的情况下,以及马达必须将其飞轮定位于1/2度以内的理想位置。

在满量程DAC输出上采用100Hz的控制系统采样时间,马达以200度/采样²的加速度加速(其中:1个采样等于1/100秒)。这意味着,采用8位DAC,马达将以每DAC计数0.8度/采样²的加速度加速。为不超过误差预算,这里需要一个10或12位的DAC。

但如果我们采用在8kHz频率上工作的Σ-Δ DAC,则能极大地提高DAC的分辨率。以8kHz的采样率,马达在DAC满量程上的加速度为0.031度/采样²。这意味着不仅能用8位DAC来满意地控制马达,甚至还能以1位DAC来实现目标。

对于音频系统例子,这里假设想拥有电话音质的声音,同时将噪声电平及带宽分别保持在最大功率下不超过60dB及3kHz以内。在这种情况下,一个Σ-Δ转换器即能很好地满足这些要求,因为此时对于DAC的奈奎斯特频率,我们自始至终需要得到良好数据。对于这种系统,就不得不使用10位DAC或更高的采样率——如果想要使用Σ-Δ转换器(例如在兆赫兹范围内进行采样的行业标准Σ-Δ音频转换器)。