面向高性能网络应用的下一代静态存储器

SRAM不是针对网络应用专门设计的,随着线卡端口速度及数目的持续增加,设计工程师在处理缓冲需求的问题时面临日益严峻的带宽和速度挑战。本文介绍的四倍速SRAM架构在数据写入的同时也可以进行数据读取,因而极大地提高了数据传输速率,能有效地满足新一代网络系统对带宽增长的持续不断要求。

存储器带宽是网络应用中面临的重大挑战,同步静态存储器使系统能够在更高的同步速率下运行,另外还可实现管道式读/写入操作。但是,采用管道读写方式会增加了响应时间,导致总线读写转换过程中出现死循环(dead cycle),这就是信息包缓冲技术(该技术通常平分读写周期)的主要瓶径。

采用无总线延时(NoBL)和零总线转换(ZBT)架构的SRAM,能够改变总线转换过程中死循环附近的时序,进而消除死循环,这样就能解决上述瓶颈问题。然而,用户对线卡的数据吞吐量要求越来越高,因而要求主板上的同步存储器以比过去更高的速度运行。此外,对同步SRAM总线转换时间也要求越来越快,因而也愈来愈难以满足应用的需要,本文介绍的四倍速(QDR)SRAM架构的可以有效地解决存储器带宽问题。

四倍速SRAM架构将数据总线分成两条独立的单向总线,并使两者达到双倍速,为此要编制出一种控制序列以实现对这两条总线的同时访问。两条总线在双倍速下同时运行,总速率为四倍速率。由于数据写入的同时也可以进行数据读取,这种构架尤其适合于网络应用。但并非所有的应用技术都能将读取和写入时间分毫不差地对半平分,因此这种构架被改进为双速率(DDR)架构。尽管只有其中一条总线具有双倍速,但是尤其适用于查表(主要是进行数据的读取)应用。图1是各种同步SRAM的构架。图2对总带宽进行了比较。

下一代线卡主要从两个方面推动存储器极限性能的发展:1. 提高实际的线速,来提高数据传送速率；2. 增加线卡的总端口数。目前,线卡发展中的一个重要衡量标准是所需要的总带宽。假设线卡既能处理3个10Gbps的端口,又能处理30个1Gbps的端口,两种情况下的总带宽实际上是一致的,并且都需要有更大的存储带宽以实现本地的信息包缓冲处理。注意不要与通常需100兆字节存储空间的主信息包缓冲器混淆。大多数线卡要求以线速实现只有几个信息包深度的本地缓冲处理。

例如统计式存储器的主要特征是需要读写转换(read-modify-write)操作。这对四倍速SRAM而言尤其适用,因为就其定义而言,读写转换过程正好被对半平分。设计工程师需要考虑的是四倍速/两倍速构架中固有的突发读写长度(两个或者四个字长),它会影响到任一读写的传送速率。例如,QDRI的最小传送速率为36位(两个18位突发读写),最大速率可达72位,它表明对于特定的应用,哪种突发读写长度最为适合？

网络搜索引擎(NSE)也是需要更高性能存储器的一个实际例子。现有的NSE存储器接口虽然支持同步SRAM,但是设计工程师已找到一种提高存储器接口性能的方法。设计工程师将NSE响应总线连接到ASIC,由ASIC控制存储器接口,这样,选择存储器时就不会只局限于支持NSE的接口。当SRAM中存贮的数据过多,或者当这些数据被破坏而需要不断刷新时,这种QDR构架就能发挥奇特功效。在上述两种情形中,将存储器接口从NSE分离,发送数据时就不必通过NSE去访问存储器,因此,向存储器读写数据时就避免了一个搜索的过程,从而提高NSE子系统的整体性能。尽管不少商用NPU供应商都在研究独立的存储器总线构架,但只有那些用ASIC实现的系统才拥有独立存储器总线构架。图3说明两种不同的NSE子系统构架,一种是将SRAM直接接到NSE；另一种则是通过ASIC控制SRAM接口。

目前,人们仍然在不断地革新QDR构架。一种观点认为,原始构架的困难在于从QDR存储器重新俘获数据,它要求此构架在标准总线带宽上速度更快、灵活性更高,这就是提出QDR II/DDR II构架的基础。通过引入片上DLL和反射时钟(echo clock),数据重新俘获问题得到解决,使设计工程师能够采用与输入数据存在确定相位关系的时钟将输入数据锁定到ASIC之中。可供选择的总线带宽由原来仅有的18位,增加到现在的8位、18位和36位,从而使设计工程师在需要更短或更长字的时候,有更多的回旋余地。QDR II器件的最小传输速率是16位(两个8位)。为进一步提高性能,需要增加半个响应周期。这要求设计工程师选择一种最适合其设计的器件(QDRI/DDRI或QDRII/DDRII),因为它们需要不同的存储控制器。

高性能网络应用不断推动存储器边界性能的发展。QDR/DDR构架是第一个专门针对网络应用而设计的存储器构架。它提供独立的读写端口,最大地提高数据传输速率,同时解决了总线连接的问题,消除了转换中的死循环,它使下一代线卡可进一步增加总线速度,而不会受到存储器带宽瓶颈的影响,这对提高下一代网络系统的带宽至关重要。

作者:David Johnson

高级现场应用工程师

赛普拉斯半导体有限公司