不断成熟的宽带市场促进了在网络边缘处各种客户端设备(CPE)的发展,它们可为家庭和小型办公室提供多种不同的功能组合。
在当前的复杂网络环境中,宽带CPE通常提供以下功能:互联网协议(IP)桥接和路由、数字用户线(DSL)、有线调制解调器、有线和无线以太网、VoIP、通用串行总线(USB)、异步传输模式(ATM)、防火墙、虚拟专用网(VPN)客户端以及其它形式的安全措施,而这些都只是最常用的现有接口和协议。
虽然在网络边缘处的CPE产品提供的功能千差万别,但它们都有一个共同点,即对成本非常敏感。开发商需要以尽可能低的成本去创建许多类型的CPE系统,以覆盖各式各样的宽带应用。
为了满足这些要求,开发商必须依赖于能够为他们提供低成本、灵活性以及高性能等优势的底层芯片解决方案。如果一个处理器平台可提供完整的软硬件解决方案,并具有多功能的模块化架构,那么它就能够充当全系列宽带产品的基础,从而为CPE制造商节省开发资源,缩短产品的上市时间。
幸运的是,对系统开发商而言,宽带处理器平台的创新架构正在不断涌现,它们可以提高系统的性能,并增强设计的模块性。
相关的硬件和软件架构技术包括:分布在外围接口设备之间的DMA管理、与协议无关的外设公共编程接口以及取代标准总线架构的资源交换中心(SCR)。这些目前正被采用的创新架构与高速缓存扩容等改良技术一道,不仅为系统级芯片(SoC)集成,而且还为系统级设计提供了更高的性能和更大的灵活性。
在宽带环境中,直接存储器访问(DMA)控制毋需设计得必须能处理每种可想象得到的接口的数据传输。正如其名称所暗示的含意,分布式DMA控制方法把中央控制器的功能分散到各种不同的外设接口上。每个外设能充当自己的总线主控制器,这与通常的架构不同:它们一般由CPU或中央DMA控制器来担当总线主控制器。
每个外设接口根据自己的需求来定制分布式DMA控制功能,它们不会有额外的功能或灵活性。因为缓冲和突发存储器大小是为正在传输的数据类型优化的,所以硬件非常紧凑。即使不同的分布式DMA控制功能单元加在一起,它们也不会超过通用DMA控制器的大小。此外,几个小的控制功能单元能比单个大型的控制器更有效地利用裸片面积,从而节省了硅片成本。
对于面向数据包的多通道通信外设而言,采用一种与协议无关的编程接口可以提高分布式DMA控制的效率。
例如,在某些宽带处理器上实现的通信端口编程接口(CPPI)就是这样的一种接口。从本质上讲,CPPI为开发者提供了一种处理不同协议接口的公共方法,这些接口可能要求在单个端口上有多级优先权和多条通道。无论采用的是什么协议,CPPI为所有外设定义了寄存器组、数据结构、中断和缓存器处理方式。
CPPI基于一种缓存器分散/集合方案:单个的数据包首先被分拆,然后存储在小的缓存器中；在还原过程,系统重新从这些小的缓存器中找到它们,并进行重新组合(这与使用在存储器中地址连续的缓存器不同)。当需要转换协议时,一个数据包的报头可以被附加在小的缓存器中,从而使CPU不必重写整个数据包和报头(即从一个大的缓存器复制内容到另一个大的缓存器)。由此大大节省的CPU工作周期使得缓存器分散/集合方案成为最有效的桥接和路由方案。
高效处理能力
为了提高这种固有的效率,CPPI添加了一种与片上不同模块建立接口的通用方法,它使CPU能够更高效地处理数据。这是指为了转发数据而需对数据和缓存器描述符进行的转换和格式重组工作更少了,从而削减了与管理链式缓存有关的开销。发送和接收操作是高度对称的,这导致最大的总线效率和存储器利用率。在存储器里,CPPI能够补偿数据,例如,IP地址不会被分拆到不同的32位字里,从而在CPU需要地址时节省了额外的取址和重新组合操作。
用资源交换中心(SCR)替代片上公共数据总线可以增强分布式DMA控制和CPPI的性能。交换技术使得可以在不同的主/从设备之间同时发生多次数据传输。
乍看上去,实现一个SCR可能需要相当大的裸片面积,相应地,成本也会上升。但我们的经验是:一个SCR需要的门数只比一个传统的总线大约多1.5万个,与因同步传输而提高的性能相比,裸片面积的增大只是很小的付出。此外,因为采用SCR后外设接口的传输速度变得更快,所以端口缓存器的容量可以减小,从而抵消因交换结构增大的尺寸。
尽管多个端口能够同时相互或给不同的存储器区域传送数据,但在某个时刻,每个存储器/从设备接口之间只能发生一次传输。因此,虽然SCR使总线不再是数据的瓶颈,但必须注意不要在外部存储器接口(EMIF)与系统存储器之间创造新的瓶颈。通过把CPPI缓存器地址描述符存储在片上SRAM而不是主存储器中,我们即使不能消除这个潜在的问题,也可以把它的威胁降到最低。CPU可以访问片上SRAM,以获得描述符,而不会因为存取操作造成EMIF的阻塞。因此,EMIF可以完全投入于更高效地处理DMA任务。
CPU内部的指令和数据高速缓存的大小是一个关键的性能和成本因素。对一系列宽带操作的测试表明:包吞吐量随着高速缓存的增大而逐步提高。不过,高速缓存的容量在达到某些关键量级时会导致路由吞吐量显著提高。当指令高速缓存增加到8KB和数据高速缓存增加到4KB时,性能会发生一次飞跃,这与当今许多宽带处理器的高速缓存配置相一致。
当指令高速缓存器增加到16KB和数据高速缓存器增加到8KB时,性能会出现一次更大的飞跃。取决于测试的操作系统,第一次性能飞跃可使包吞吐量增加近50%到100%,而对于测试的所有操作系统,第二次性能飞跃都可使包吞吐量增加一倍。而将数据高速缓存容量增加到与指令高速缓存器相同的大小,只会导致吞吐量的轻微增长。
当联合使用16KB/8KB的高速缓存和在片上存储CPPI描述符的方案时,包吞吐量能够得到最大的提高,而这正是宽带处理器的首选应用方案。
作者:Greg Christison
通信处理器开发部经理
TI公司
京公网安备 11011202001138号
