在网络数据流管理和控制系统的设计中,采用现成的器件方案通常成本低且容易实现,但难以满足高存储容量要求；ASIC或FPGA实现方案设计灵活,可以降低PCB面积和器件数量,但其工程成本和时间投入大。本文对这两种实现方案的优缺点进行分析,并提出结合了存储控制器、多级排队控制器等关键逻辑的新型半导体器件实现思路。
在各种互联网应用中,图像、语音、音乐和视频等多媒体内容越来越丰富,这些多媒体信息需要有更快的网络传输速率支持。此外,在从销售到组织联络等商业活动中,越来越多地依赖于互联网来实现。受电子商务、企业资源规划(ERP)和客户关系管理中的各种新应用的推动,企业每年的存储数据量均在翻倍。
这种变化的影响之一是在互联网上出现了两类截然不同的数据传输模式:顺序传输和随机传输。实际上多数网络传输都是有序的,越来越多的互联网传输内容(通常是语音和视频形式)都要求实时性,此外,这些传输内容通常都是超大的文件,从而对互联网基础设施提出了更高的带宽要求。
在这种新的网络环境下,增大数据通信量的关键在于构建成熟而复杂的数据缓存、过滤和管理机制。在某些情况下,系统必须将多个数据流融合成一个数据流,有时则需要将一个数据流有效地分配为多个数据流传输。通信系统设计工程师正努力构建一种可以优化传输量的数据流管理机制,他们所面临的问题是如何处理好这些新型的数据汇集、数据分离和数据优先级划分事件。
现成器件方案成在的不足
一直以来,工程师在设计路由器和交换机时通常选择现成的器件或订制器件,有时也使用结合逻辑和FIFO或多端口SRAM存储器等现成的多芯片解决方案。采用现成的专用存储器和数字逻辑建立的存储器子系统价格较为便宜,同时相对容易实现,但是存储容量超过9Mb的FIFO和多端口SRAM等器件通常价格不菲。
然而,设计工程师常常发现这些现成解决方案无法提供当前高速通信系统设计所需的存储密度或粒度控制,因此他们希望通过采用ASIC和FPGA,以一种更接近于订制的方法来解决这一问题。这种所谓的“自产”解决方案具有极大的灵活性,例如,设计工程师可通过在ASIC或FPGA中实现某种解决方案从而在FIFO模块中集成随机存储能力。在管理复杂的用户数据传输速率理时,可能要求系统支持专有的带宽要求,或者要对顺序数据进行整理并划分出优先级。
此外,单芯片ASIC或FPGA解决方案减少了系统使用的元件数以及在电路板上的占用空间。由于ASIC和FPGA厂商现在开始提供标准的IP模块,这些解决方案更易于实现。
单芯片ASIC或FPGA解决方案的缺点
但是选用单芯片ASIC或FPGA解决方案的设计工程师也必须解决一些难题,其中最主要的是成本问题。ASIC需要大量初期投资,而相对于现成的存储器和逻辑来说,FPGA器件的成本较高,尤其是高密度、高速率的FPGA。此外,用于划分数据优先级和缓存多媒体数据的解决方案常常需要带宽高、速率快的传输通道,这与可编程逻辑的I/O局限性存在矛盾。
使用“自产”的或多芯片现成解决方案的另一个问题是需要花费相当的时间和精力来进行设计。使用ASIC/FPGA解决方案或在方案中集成现有存储器和逻辑IC需要花费大量的时间进行架构设计、仿真和测试,在某一系统投入使用之前,他们必须保证所有的技术细节都能满足实际应用的要求。因此,工程师常常花费了大量的精力来设计逻辑和存储器子系统,而无法将所有时间用在路由器或交换机的设计上。
新型半导体器件
要满足这些网络数据路径和控制应用,需要有一种新型的半导体器件。理想的情况是,这些器件应该结合了诸如存储器控制器、多级排队控制器和多路复用/解复用控制器等各种专用存储器的关键逻辑功能,并具有各种顺序功能模块(sequential block)和时钟电路。
这些单个的高度集成器件可解决对时间敏感的互联网传输中的数据分离和优先级划分问题,从而为设计工程师提供一种新颖的方法,用于顺序和随机数据的采集与管理。这些新型解决方案利用了现成的FIFO、多端口SRAM、DRAM和各种高度优化的流量控制逻辑的独特性能,这些新架构有助于解决当今通信系统设计工程师所面临的创新需求。设计工程师可以在设计通信设备时使用这些新型器件来管理数据流控制相关事务,而无需使用基于ASIC和FPGA的传统方法来实现网络桥接和多路复用/解复用功能。
在这些新器件中,也许某个器件在一侧具有四个独立的端口,每个端口带有自己的数据存储器模块,在另一侧则有单一总线。这些器件可支持几吉比特/秒的带宽,对于需要进行数据流融合处理或多路数据并行缓存的路由器和交换机应用来说是十分理想的解决方案。此时,设计工程师可将ASIC和FPGA用在更为关键的任务处理中。
这些新器件可大大降低成本。它们有多种现成的配置可供选用,与其它订制的解决方案相比可大幅降低成本。此外,通过使用这些器件,路由器和交换机设计工程师无需再构建高度专用的逻辑和存储子系统,从而节省了大量时间。同时,也不用再关心多芯片解决方案或ASIC/FPGA等器件的设计、仿真和测试问题。
有了现成解决方案,工程师便只需将这些器件集成到他们的系统设计中,并使用供应商的模型来解决所有的仿真、测试和时序问题,从而可节省出更多的时间专注于路由器或交换机结构的创新设计上。最终,这些优势可大量地缩短产品开发周期和上市时间。
作者:
Michael Olsen
营销战略总监
IDT公司
京公网安备 11011202001138号
