系统级封装带来系统设计新优势

电子行业内普遍持有一种误解,认为系统级封装(System-In-Package,SIP)仅仅是一种制造/封装技术,这种观点低估了成功生产SIP产品的挑战及其所带来的好处。为了纠正这种偏见,本文对SIP技术进行概述并探讨其发展,以及其在像纤巧的高分辨率数码相机这样的主流产品中日益流行的趋势。

瑞萨公司作为集成技术和器件制造商(ITDM),将其所拥有的技术用来支持SIP工艺,并使之完成从概念到量产的过程。SIP生产中使用了先进的系统设计方法,分割(partitioning)与集成专有技术、倒装片技术、线邦定(wire banding)技术、多层堆叠技术、高密度贴装技术,以及优化的测试方法和其它技术。

瑞萨制造的典型SIP产品基于其自有CPU核(例如SuperH或M32)。SIP产品的存储芯片包括了从低密度到高密度的DRAM、Flash以及掩模ROM,这些芯片常常来自许多不同的供应商。其它嵌入的芯片包括ASIC、模拟IC等,这些芯片取决于客户的需求。

值得注意的是,来自SIP的需求正激励着DRAM制造商们开始开发专门用于SIP的存储器。例如,DRAM制造商们正在将存储芯片的布局从引出线焊盘位于芯片中部转变为位于芯片边缘以便于进行芯片堆叠。他们还正在使IO缓冲器驱动可调整,以降低SIP产品的功耗。这种趋势将有助于增加未来SIP的特性和应用。

SIP应用的优势

与在电路板上采用多个芯片的系统设计相比,使用SIP实现的方案更小、更轻、更薄,另一个好处是这样可以减少或消除客户对高速电路设计的需求。另一项与此相关的优势是SIP产生的EMI噪声更小。

为了阐述SIP是怎样解决客户采用其它技术需要面对高速设计问题,假定在系统设计中要求采用时钟频率为400MHz的CPU。设计挑战包括EMI噪声、开关噪声,以及由于需要采用多层电路板而增加电路板成本,并且需要获得合适的DRAM并与之连接。SIP因为包含一个快速的CPU和DDR存储器而避免了这些问题,并且还能避免或在内部解决一些其他问题。

通常构建在电路板上的嵌入式系统的噪声电平大约为90dB。而用SIP技术则能大幅度地将噪声电平降低到60dB左右。这种改善缘于SIP基底上互连线很短,以及其得当的电源设计。另一个优点是SIP将峰值电压降低了大约70%,这样可以简化客户终端产品设计。

图1:SIP技术降低产品开发周期和开发成本。

由于SIP节约了电路板空间,电路板的成本也就随之降低。同样,由于SIP器件可以得到充分的测试,因而可以节省客户测试时间,省去很多麻烦,甚至还能节约测试设备的投资,并减少器件的采购环节以及器件库存。甚至与SoC相比,SIP的开发周期更短而开发成本更低。在一个客户的大批量的数码相机应用中,其早期的设计中采用了3块电路板。当该公司推出基于瑞萨公司的SIP新款相机时,整个线路板的体积减小了70%。通过在SIP中加入更多的叠层,他们即将推出的设计又进一步完善和优化,电路板的尺寸再一次降低40%。采用SIP使得客户的电路板成本降低,并留出更多的空间给更大的电池,这样延长了相机的连续工作时间。

针对SIP优化的SoC

大约5年前,创建SIP的主流方法是将已有的大规模集成电路(LSI)组合到一起。从2003年开始,开发专用于SIP的新型SoC器件的趋势已经初现。而现在,只要有可用的SoC样片,SIP的封装就可以开始了。设计用于SIP的SoC有四个重要方面需要注意:其一是芯片配置必须优化；其二是必须确定最佳的I/O引线布局；其三是I/O缓冲器长度必须恰当；最后是必须设计并构建合适的器件测试电路。

瑞萨的SIP经过充分测试,因此移除了全部用于测试过程的对外引脚。当SIP完成设计,其测试问题就都已解决。这种SIP设计的核心目标是降低所需的测试时间,促进大规模生产,保证SIP产品具有与单片器件同样高的质量。

IC组装与连接

将芯片组装到SIP中有多种方法:堆叠组装、相邻组装、封装叠加(Package on Package,POP)以及QFP型。每一种方法都有其独特之处:堆叠技术在缩小封装尺寸方面特别有效,是要求小外形尺寸的SIP的最佳选择；相邻组装通常用于功耗很大的芯片。瑞萨主要使用堆叠组装方法制造用于移动电话以及数码相机的SIP产品。

LSI芯片被组装入SIP之后,将其互相连接在一起的主要有两种技术:倒装片(flip-chip)技术和线邦定技术。倒装片技术的特点是将LSI的线路一侧直接连接到SIP基底上,连接点无需再额外占用基底空间。这使得整个系统的外形尺寸更小,但会导致SIP基底的成本居高不下。与倒装片技术形成鲜明对比的是,线邦定技术成本不高,但由于必须在SIP基底上放置芯片的区域之外留出连接引线的焊盘,使得SIP的外形尺寸更大。同样,引线还会占用芯片上方的一定空间。

当采用堆叠技术组装SIP时,倒装片或线邦定技术都可以用在较低的芯片上,二者都符合客户的要求。对于高可靠性和高性能SIP而言,倒装片技术更有效。为了进行互连,倒装片技术包括金凸块(gold bump)、ACF/NCF以及焊接方法。另外,还采用了晶圆工艺封装,这是一种使用二次连线技术将凸块安置到晶圆上的方法。晶圆工艺封装最适合用于要求高可靠性的场合中。

五层堆叠SIP

瑞萨现在批量生产的SIP的堆叠层数为5层。这种生产能力要求开发大量的新技术,包括先进的基底以及用于12英寸/300mm晶圆的高效的划片方法,并采用了线邦定、长/短环连线和倒装片技术。生产工艺现在支持1.2mm的两层堆叠以及1.6mm的5层堆叠。75μm和50μm的12英寸/300mm晶圆的芯片正在开发过程中。目前4层SIP基底的厚度为260μm,这一厚度将被减至200μm,实现更薄的SIP。

本文小结

随着器件、工艺和制造方法的发展和改进,SIP技术有望为众多电子产品提供更大的容量以及更加多样化的系统解决方案。随着不断提供能更好满足客户需求的产品,SIP产品将在PC外设、光驱、硬盘驱动器、娱乐系统和工业设备以及导航系统等许多领域得到广泛应用。

作者:Masashi Umino

行销经理

瑞萨科技公司SIP设计事业部