Mark Horowitz是斯坦福大学教授,他同时也是Rambus公司创始人之一,在日前举行的2003年计算机辅助设计年会(ICCAD)的主题演讲中,他对未来CMOS发展进行了预测。他谈到,Gordon Moore在1965年关于CMOS处理技术发展预言十年后,人们才开始普遍理解通过降低电压,缩短通道尺寸来提高CMOS器件的集成度。
通过缩小晶体管尺寸提高半导体更新换代的工作一直在进行,这种发展一直持续到八十年代,Horowitz表示,但到九十年代,新的问题开始出现了。尽管晶体管可以做的很小,但金属引线不能够合乎规格。内连接金属线从宽、扁的形式发展到高、窄形式。外形的尺寸比例也在不断发展,最终发展到极限,在2:1这个尺寸不再向前发展了。
Horowitz指出,现在我们面临许多新的技术挑战。首先是设计成本,他特别指出这里的设计成本不是掩膜成本和晶圆制造成本,而是设计本身的成本耗费。
他估计道,“今天,设计一款ASIC芯片需要花费大约2,000万美元。”Horowitz将过高的成本归咎于验证的费用,他抱怨现在的验证技术仍然需要设计师处理复杂芯片的全部功能,这迫切需要进行改进。
Horowitz对未来发展做出预测,设计师将开发出更新的尺寸更小的工艺技术,陆续将有新类型的器件面世,如“SOI MOS晶体管,FinFETs等”,这些器件的工艺尺寸更小。
京公网安备 11011202001138号
