联电(UMC)与捷码科技(Magma)宣布,将共同提供通过硅验证,且专为0.18、0.13微米及90纳米工艺设计的RTL-to-GDSII参考流程。客户可经由此参考流程,缩短高阶设计至准备试产的过程。所有组件皆可在双方公司的网页中下载。
这套设计参考流程系针对0.18、0.13微米及90纳米工艺所提供的,在提供客户下载的设计套件内包含了描述设计参考流程的摘要文件、执行程序、供学习训练用的参考设计、制造设计准则及测试设计的结果。
此设计参考流程使用了捷码科技的Blast Create、Blast Noise、Blast Rail及Blast Fusion等设计工具,可促使设计工程师在整个流程中均完善的考虑到信号及功率设计的完整性并快速的完成整个芯片设计。
据悉,目前已经有一些设计已成功地导入了RTL到GDS流程,例如双方共有的客户WIS Technologies影像压缩芯片公司,现已成功量产五百万门电路;另一家智原科技使用了联电90纳米工艺的捷码、联电参考流程,成功地验证了多项IP组件核心及组件数据库。







京公网安备 11011202001138号
