ST和Synopsys进行SATA IP核的互操作性测试

意法半导体和Synopsys日前联合宣布,两家公司将利用ST的90??0纳米MIPHY(多接口PHY)物理层接口宏单元和Synopsys的DesignWare SATA主控制器知识产权(IP)进行一项串行ATA(SATA)的互操作性测试。对于在系统级芯片(SoC)设计内集成SATA功能的设计师,SATA互操作性测试有助于降低集成风险,加快产品投放市场的速度。

ST和Synopsys合作开发的解决方案符合SATA集成规范2.5修订版的规定,包括支持最新的功能,例如,本机命令队列(NCQ)和3Gbps传输速度。MIPHY测试芯片已经能够达到6Gbps的传输速度,为SATA和SAS标准的下一次升级铺平了道路。

DesignWare Cores SATA主控制器核心是一个经过硅产品验证的用于简化系统级芯片集成的IP核心设计,这个IP核心将AHB标准用于主机接口和可配置的PHY/link接口,支持多种工业应用物理层接口。Synopsys提供大量的成套的参数,以便用户在不同需求的系统中集成该IP。借助这些有参数,设计工程师能够优化逻辑门数量,缩短IP集成时间。

ST于2005年初宣布了90纳米制造工艺的MIPHY宏单元制造成功,同时证实该产品具有出色的抖动性能,这个性能是SATA控制器的一个关键因素。MIPHY的设计是与其它功能一起集成到磁盘驱动器的系统级芯片内,因为MIPHY的多标准功能,磁盘驱动器制造商可以制造和库存一个能够控制运行不同协议的磁盘驱动器的IC芯片,此外,MIPHY还支持串行连接SCSI(SAS)、光纤通道(Fibre Channel)和PCI Express串口标准,以及SATA协议。MIPHY进一步丰富了ST种类齐全的经过硅验证的90纳米制造工艺的IP模块组合,该模块正在ST位于法国的Crolles2制造厂批量生产。

MIPHY取得了较低的功耗,在3Gbps工作速率时,功耗不到150mW,远远低于竞争解决方案；当传输速率达到6Gbps时,功耗也只提高到大约170mW。抖动性能也很优异,测量到随机抖动数值不到2微微秒(2ps),总抖动(随机抖动+确定性抖动)不到50微微秒。抖动是对定时中的有害变化的一种测量方法,随着传输速率提高,抖动容限开始变窄,优异的抖动性能是维持高传输效率的关键。

SATA的设计是用于消除限制传统并联ATA总线传输入速度的电气特性,ST的物理层宏单元执行数据串行化和串行转换成并行的功能,提供一个到连接层的20位以及10位数据宽度的并行接口,宏单元能够以一个主机或设备的身份运行,能够直接驱动外部信号,无需增添外部组件。