基于统一功率格式的低功耗设计流程

Cadence设计系统公司已经在其现有的逻辑设计、验证和实现工具中添加了通用功率格式(CPF)工具。这是CPF的第一次实际部署,该格式目前尚处于有争议标准的中心,是该公司用于低功率IC的完整设计流程中低功耗解决方案的基础。Cadence的大多数现有数字IC设计和验证工具已经兼容CPF,因此CPF不再作为各个工具的一个功能而必须单独购买。正是这些工具形成了Cadence的低功耗解决方案流程。

“对我们来说这是一个重要的转折点,”Cadence的企业营销副总裁Eric Filseth表示,“我们真想拥有这样一个系统,使你在设计流程的初期就能一次性获取芯片的功耗架构和策略,并覆盖从前端到后端的整个系统,实现理想的功能。”

CPF由Cadence内部开发,一直处于争议的焦点。CPF可以帮助设计师表达功率意图和约束,定义诸如电源关断、多电源、状态保持功率栅等的具体要求。例如,设计师能够利用CPF规定在不同时钟边缘应启动哪一个关闭序列。目前,这些工作都是通过特殊工作完成的,工具之间只有很少甚至不存在一致性。 “这中间包括大量的手工操作,而且工具环境非常零散。”Filseth指出。

Filseth表示,低功率设计流程所涉及的不仅是获取工具来读写CPF。“要付出大量精力来确保软件做它应该做的事,布线器将线路布到合适的电源域中,综合系统能正确地综合。”他说。这也是为什么新流程耗费了11个不同工程组历时两年的努力。

直到现在,Filseth表示,Cadence的客户已经能够编写他们自己的TCL脚本扩展来管理低功耗设计,同时程序也从一种工具转换到另一种工具。工具之间的命令是不一致的。“这就是业界的现状。”他说道。

Cadence最初于2006年5月发布CPF。当Cadence的主要EDA竞争对手感到没有被纳入格式的开发进程中时,争议随即出现。结果,一些公司联盟发布了极具竞争力的Accellera统一功率格式(UPF)。目前,CPF由硅集成行动组织(Si2)拥有,这家组织最近才将CPF批准为规范。Si2和Accellera的代表们表示,他们会尽力使CPF和UPF格式“接轨”。

图:CPF格式获得了多种设计和验证工具的支持。

Filseth表示,采用Cadence工具的设计师不必担心这种争端。“无论业界采用CPF还是UPF,如果用户需要,我们就会做,”他说,“截至目前为止,如果你是Cadence客户,功耗标准的事情就结束了。去做芯片吧。不论是CPF或UPF或是未来会出现的一些情况都不要紧。我们可以利用软件系统来构造芯片,因此不论标准如何变化,我们都能搞定。”

目前,CPF已经被大多数的Cadence数字IC工具支持,包括验证方面的Incisive Design Team和Incisive Enterprise仿真器。据说他们目前能做电源关断的准确功能验证,包括电源关、开序列。Cadence表示,用户可以利用Incisive Design Team manager直接在验证计划中设定功耗意图。Cadence的Incisive Formal Verifier或逻辑模拟产品尚不支持CPF,但今后肯定会提供支持,Filseth透露。

在实现方面,Encounter RTL Compiler支持CPF,并允许设计师作假定分析,以了解不同功耗管理技术下的折衷。Encounter Test可以读懂CPF功耗意图,可以针对电源域和电源关断要求创建独特的测试模式。

在用于IC物理设计的SoC Encounter系统中,通过CPF读出的功耗意图可以用来建立电源域,并在标准单元布局旁边插入电平转换器和隔离单元。可用电源开关插入命令进行电源关断设计。最后,Cadence的VoltageStorm功耗验证产品利用CPF来帮助设计师验证电源网格。

然而,到目前为止,CPF仅仅工作在寄存器传输级以下。Cadence首席产品与技术策略官徐季平称,该公司正在讨论将CPF延伸至模拟、硅片封装和系统级设计的相关事宜。

向Si2捐赠CPF1.0版解析器源代码后,Cadence紧跟着就发布了低功耗解决方案。CPF 1.0规范目前已能提供给Si2低功耗联盟的成员使用。经过60天的专利保护期后,定于3月3日提供给公众使用。

作者:葛立伟