GHz级CPU半数时间空闲,MIPS指出提高效率之路

日前在美国加州举行的Semico Impact研讨会的IP视频监控快速膨胀" target=_blank>IP专场会议上,业界代表就处理器电源管理策略问题展开了热烈讨论。

MIPS Technologies公司CEO兼总裁John Bourgoin在主题演讲中,发表了关于处理器速度、存储带宽和硬件辅助多线程优点的言论。Bourgoin的演讲题目为“计算架构:一种定量方法。”1990年RISC导师John Hennessy与David Patterson首次提出的经典论指出,与RISC概念核心的功耗相比,CPU执行速度正快速地与存储器周期时间拉开距离。

对此,Bourgoin指出,存储器找到指令的时间与CPU执行该指令的时间之间的差距已经扩大到5,000:1的比率。“结果是GHz级的CPU有一半的时间处于空闲状态,白白耗费功率,”他观察到。

他的解决之道是硬件多线程(hardware multithreading)。通过赋予CPU在多个线程中按周期转换的能力,每一个线程有自己的硬件电路,Bourgoin声称,每一个CPU循环能执行有用的工作。他承认,与理想状态有多接近,与“许多在管理器和调度程序的神奇安排”以选择下一个执行线程有关。

尽管没有人质疑多线程有可能增加CPU循环的使用率,但一些人士对Bourgoin多线程是节省SoC能量的最佳方式的断言产生质疑。ARC International公司CEO Carl Schlachte反驳说,最佳方法是用优化的执行单元、数据路径宽度和速度来配置有效的CPU内核。Schlachte建议,通过省略不必要的硬件,使定制的指令最小化,来节省功率。

ARM美国公司总裁Mark Templeton则抛出了该公司当前基于硬件的差分压频缩放方案。他表示,最节省功率的多线程环境结构不是非多线程、已配置的单CPU不可。

此外,Sonics公司CEO Grant Pierce补充说,大多数SoC实际上是不同的多处理器,关键任务被载入专用加速器,能被进行速度和能量的优化。

Altera公司系统工程副总裁Craig Lytle也表示,该公司迄今为止已许可了面向NIOS-II CPU内核的14,000套设计包。他提出,研究设计小组使用对称多处理的组合,实现了专用指令和硬件加速,所有这些都是在带NIOS架构的FPGA内实现的。