无须颠覆方法论,ESL供应商趋向务实

在电子系统级设计(ESL)领域,最近悄然出现了一个动向。ESL工具供应商纷纷开始提供能即解决现实而紧迫的问题的实用工具,而不是颠覆现有的方法论,而在两三年前,人们曾争论RTL设计师是否要放弃VHDL和Verilog并转到C语言设计。在这种情况下,设计师们对前景把握不定退缩不前。但如今,这场争论大范围消逝,尽管一些大型消费类设计公司正开始使用C语言综合。

Richard Goering

当今,SystemC被广泛应用于处理级建模型。目的是加快验证和结构建模速度,而不是用一些新东西来取代RTL设计。SystemC因此逐渐用于解决紧迫问题:RTL仿真速度太慢。一个实用的ESL工具是Calypto Design Systems的SLEC。这种序列等效校验器能够严正RTL模块对较高级模块功能等效,而且两个序列不同版本的RTL模块等效。不需要改变方法论或语言,甚至是逾越RTL级。

其它例子包括Denali Systems最近推出的Blueprint,它采用高级描述,生成多种多样的“views”,用于实现控制器,包括可综合RTL、一个SystemC或者硬件验证语言模型、软件和固件C代码,及文档。初创公司Productivity Design Tools的SpectaReg也与此类似,尽管它工作于XML规范。此外,AccelChip的DSP Synthesis工作于Matlab描述,最近添加了面向数学函数的自动推断宏结构功能,生成RTL代码。这里没有新语言；Matlab已经有数万个用户。

如果一位设计师能够看一眼工具说:“嘿!我能懂,”这就蕴涵着机会。诸如ESL这样的标志引发的兴趣甚微,也不用怎么改变方法论,只要能有助于解决问题的任何事物都会引来许多兴趣。

Richard Goering(rgoering@),为EE Times设计自动化栏目主编。