Mentor Graphics日前宣布,在其新推出的Catapult C Synthesis工具协助下,西门子信息与通讯网络公司(Siemens ICN)已在一项重要的设计项目中将C语言源程序转到寄存器传输级(RTL)的实现时间缩短一半；这项结果让西门子决定采用这套工具,并交给德国慕尼黑的设计团队使用,为他们的VoIP应用开发所需的ASIC。
西门子ICN系统级芯片设计部门副总裁Rudolf Krumenacker表示,这些结果令他们印象深刻。他们只需做最少的修改,就能综合他们的非定时系统级C/C++源程序,在项目的成功上扮演了很重要的角色。它提供一条从系统级模型到RTL的准确途径,使他们能在更短时间内达成他们的设计目标。
利用Mentor的Catapult C Synthesis,西门子设计团队发现他们能为复杂的VoIP算法自动产生正确的RTL,所需时间只有传统人工方法的一半。综合后的RTL代码很容易满足布局布线的时序目标,同时满足设计项目的延时要求。
Mentor Graphics介绍说,Catapult C Synthesis利用系统级的非定时的C/C++程序代码自动产生没有错误的RTL硬件描述,速度最高达到传统人工方式的20倍,是目前唯一具备此能力的高级综合工具。在Catapult C Synthesis工具协助下,设计人员还能针对各种微架构和接口设计,执行详细的尝试或what-if 分析,以便得到最佳化的设计结果。结合系统级与硬件设计,这套工具最适合正在为下一代应用而发展复杂器件的ASIC及FPGA设计人员,包括数字信号处理器,无线和卫星通讯以及视讯影像处理。
京公网安备 11011202001138号
