Cadence联合业界共组研发联盟,跨越低功耗IC设计技术障碍

Cadence设计系统公司日前宣布,组建Power Forward Initiative解决电子行业面临的低功耗IC设计难题。该联盟的成员包括超微半导体、应用材料公司、ARM、ATI技术公司、Cadence设计系统公司、飞思卡尔半导体、富士通有限公司、NEC电子有限公司,及台积电公司(TSMC)。该联盟将会利用这些技术公司的优势,设计并生产更节能的电子器件。

Power Forward Initiative将连接设计、验证和实现以降低风险,并提高芯片功耗降低的可预测性。各成员将采取一种全新的自动化设计架构,使芯片的功耗降低。为了达到这一目标,Power Forward Initiative提倡改良并推广一种开放的新规范,以捕获低功耗设计意图的核心,并将设计、实现和验证等领域连接起来。该组织的目标是从2007年开始进行这一开放的行业标准化进程。

“Cadence相信开发低功耗技术的最大收益将是来自架构层面,我们已经投资于可实现IP复用和移植的新技术。” Cadence总裁兼首席执行官 Mike Fister表示,“Power Forward Initiative联合行业的领导者,在改进我们已经完成的模块构造工作的同时,提供一个能进行更高级别研究的平台,这将带领业界以更广泛、系统化和集成化的方法进行低功耗设计。”

“随着微处理器设计尺寸缩小和工艺改进,功耗成为所有新设计需考虑的首要问题。”AMD商用部高级副总裁Marty Seyer说,“以提高功耗作为提高性能水平的代价,对于现在和未来的处理器都无法接受。我们期待着与Power Forward Initiative一起设计并使用新的设计自动化方法,减少高性能半导体器件产生的功耗效应。”

从Common Power Format开始

考虑到这一贯穿整个设计链的特定功耗设计管理目标对广泛方法的需求,以及为确保平稳合作和高成品率生产能力,联盟成员将使用Common Power Format (CPF)的第一个版本。这种新的规范语言通过把握设计师的功耗管理意图,解决设计自动化工具流程的限制。Common Power Format为设计开发和生产提供一个一致的参考点,让所有设计和技术相关的功耗约束都可以保存在一个文件中,并且在整个设计流程中应用该文件。