智者说,如果谈到设计,你可以有一个仿真很快但不太精确的设计。或者,设计上硬件准确,可是软件调试和结构性能分析运行速度太慢。
基于硬件加速的技术从现成的FPGA板到模拟(emulation)平台和数百万美元的硬件加速能进行详细的硬件实现并加快执行速度。它们需要设计的寄存器传输级(RTL) 描述,当然,这带来了新的考量─ 开发RTL模型所需要的时间和成本。
尽管开发一个功能模型相对便宜且迅速,开发RTL代码依然耗费时间和资源。如果到硬件加速仿真的路径受到延时的阻碍,设计团队不得不在软件仿真情形下在速度和精确度之间作出折衷。从而引入了新的问题。首当其冲的是两模型问题——高级别模型和RTL实现。
特征改变,规范解释差异,和详细的设计决策不断加大了高级别模型和RTL设计之间的鸿沟。通常好的决策所需的精确度总比计划的要高。
如果到硬件辅助的路径能提供速度、精度和时间期限？设计师要能够比在RTL还要快的编写并调试设计。所设计的电路要以RTL代码实现,从而能被泵入到FPGA内。
还应该启动设计精炼,从而使设计能被进一步细化。最后,还要有简单的检测电路的软件测试、统计和数据收集机制,用于结构分析和有效调试。
用于控制逻辑和复杂数据路径的电子系统级(ESL)能解决一半的问题。模拟平台能解决另外一半问题。
采用ESL综合,设计师能在高抽象级编写设计并自动生成RTL代码,并能控制不同模块所需的精度值,因此重要的模块可被设定为实际的硬件实现。
模拟硬件能自动胶粘流量发生器,提供硬件加速,足够快的从硬件中移入或移出数据,以满足速度要求。该结构超出通用FPGA板的价值在于,提供运行实际测试实例的能力,可观察性和数据收集能力好。
京公网安备 11011202001138号
