Rambus开始为DDR和DDR2 DRAM提供接口IP

打破只提供专有接口的传统,Rambus公司将第一次为工业标准的DDR(双倍数据率)、DDR2和XDR(扩展数据率)DRAM提供接口IP。该系列接口将以带有某些可配置功能的硬IP方式提供给用户,最初将用于台积电(TMSC)公司的130和90纳米工艺。

“对于DRAM接口不断提高的频率,系统级芯片(SoC)设计者感到越来越棘手,”Rambus公司行销总监 Rich Warmke表示,“在许多情况下,将使用快速DDR2器件或考虑采用XDR协议的设计小组可能会发现, DRAM接口包含出入其芯片的最高速信号。”

Warmke说,一些设计团队已经有处理GHz级信号的设计经验,可以轻松地将控制器、接口IP和延时锁定环(DLL)集成进芯片,并验证所得到的复杂接口。VSPACE=12 HSPACE=12 ALT="图:开放的DDR IP选项">

但其他设计团队可能只是刚刚转到这么高的频率。“我们看到许多系统设计者出于成本考虑希望升级到GDDR(图形DDR),”Warmke表示,“他们可能不需要比SDRAM更高的性能,但随着存储器市场的主流转向DDR,他们看到了不祥的征兆。”

“Rambus公司可以帮助这两类设计团队,”Warmke说,“我们提供的硬IP接口不要求他们了解底层结构,使他们不必修改DLL或沿关键时间路径跟踪信号。我们可以把解决接口问题的丰富经验带到他们的设计中,包括解决系统级问题的经验,从而使接口和控制器满足系统的存储器访问要求；以及在封装和PCB设计与分析方面的经验,从而确保芯片与存储器器件之间的信号安全。”

Rambus公司计划提供两种系列的接口单元:一种用于消费类设备和图形加速器；另一种用于与PC和服务器中大容量存储器的接口。在消费类电子和图形应用中,DRAM被焊接在一款SoC的附近,该SoC在接口IP与存储器IC之间提供了一个固定的控制电子路径。在大容量存储器应用中,这个路径穿过连接器和DIMM,因而会产生更大的寄生效应。

Rambus公司的设计人员发现,如果要用同一接口单元来满足这两种环境就必须做出一些无法接受的妥协。因此,该公司分别为这两者创建了各自的输出结构。

每个系列又分为两类:主流级和性能级接口,两者带有不同的硬宏。在消费类/图形系列中,主流接口将支持400MHz到1GHz的GDDR1以及400到800MHz的DDR2。该单元已经供给台积电的130纳米工艺使用。Rambus公司预计在第三季度发布性能级版本的接口,它将支持最高达1.6GHz的GDDR1/3以及400到800MHz的DDR2。

另一项差别是,性能级单元还将支持Rambus公司最近公布的XDR DRAM接口。“GDDR是一种单端(single-ended)信令方案,而XDR是一个4GHz(计划提高到8GHz)的差模接口,”Warmke介绍道。使用单一单元支持这两种接口将允许用户在启动时选择模式,并意味着可通过重新映射接口引脚使得单端I/O与参考电压输入变成信号对。这要求密切关注信号在接口内部的分配和路由,因为在传输过程中差分信号必须是成对的,而单端信号必须尽可能远离相邻信号。不过,Rambus公司的设计师完成了这项任务,并创建了对两种规范都是寄存器可配置的接口单元。

因此,系统设计者可以为带GDDR或XDR存储器的电路板设计一种版本的SoC,并使用同一套引脚。这允许供应商以单一芯片设计来支持范围非常广的存储器带宽,而只对板设计的改动有所限制。

Rambus公司随后将提供针对大容量存储器的接口单元。这提出了一个复杂的产品管理问题,因为Rambus公司将发现它要支持用于多家代工厂的4种不同单元。Warmke表示,应对策略是在开始阶段先与为较广范围的设计团队提供服务的代工厂合作,然后通过特殊安排来支持其它代工厂和工艺。

Rambus的硅验证方法非常严格,需要大量的split-lot测试和广泛的特性描述。为支持这么多样化的产品线,这个保守的政策将不得不放宽一点。

作者:张国勇