FPGA器件可以满足设计人员的低功耗要求

选择合适的FPGA技术和架构可以帮助设计人员降低产品功耗。由于近来FPGA的架构进步解决了FPGA的功耗问题,因此这也许是设计人员再次考虑将FPGA器件作为设计选项的时候了。任何针对FPGA的考虑都应该从其基础技术着眼,其基础技术提供了门阵列、组合逻辑和带有可配置互联矩阵的寄存器,可以实现激活正确互联的设计。FPGA器件采用SRAM、闪存或反熔丝编程三种方法之一获得配置信息。

对于系统设计而言,每种方法都各有优缺点。SRAM和闪存方法均采用基于存储器的配置(参见图),基于存储器的FPGA器件的通用结构是通过调用存储器单元来控制互联矩阵交点处的晶体管。通过编程可以使存储器单元在交点处形成连接或阻止连接,这样以来配置器件就是将配置信息存储到该单元中。基于存储器的FPGA器件可以重复编程:如果一项设计需要修改,设计人员所要做的就是为存储器提供一个新的模式。在许多情况下,这意味着即使在制造完成后也可以改变设计,从而使最终设计具有灵活性。

易失性存储器

SRAM方法的缺点是配置存储器是非永久性的:如果掉电,配置信息也会丢失。因此SRAM FPGA器件必须含有一个非易失性存储器,以便系统可以在启动时使用该存储器对FPGA进行编程。但是这样会有另一个缺点:基于SRAM的FPGA器件不能够快速上电,这是因为它们必须在完成预定功能之前进行编程。

上电过程要耗费数百毫秒的时间。基于存储器的方法通过使用闪存存储配置数据来解决这个问题。闪存单元是非易失性的,而且可以重复编程,这样就在保持灵活性的同时又避免了SRAM方法的缺点。但是闪存技术的问题在于,它的配置速度比SRAM单元慢,因而限制了系统性能。

反熔丝方法

第三种FPGA配置方法是反熔丝配置,这也是非易失性的。这种方法是在每个互联交点上放置一个可熔材料桥。通常情况下此桥是不导通的。应用编程电压将可熔材料桥熔化,于是形成永久性的导通路径,从而在需要的地方形成一个低阻抗连接。但是器件配置不能重复编程；配置一个反熔丝FPGA,就是将设计固化到器件中。这三种方法都在发展,已经能够解决容量限制问题(该问题导致FPGA器件被排除在众多设计之外)。例如,现在所有类型的FPGA器件都可以处理几十万门的设计,足以实现在单个元件上带有数个外设的微处理器。

另外,更新型的FPGA器件提供未授权的SRAM模块,可用作处理器存储器。有些还提供运算模块,允许FPGA有效实现高性能DSP功能。功率是新型FPGA设计正在解决的又一个长期悬而未决的限制问题。例如,在手持设备的正常使用中,待机电流就占了电池损耗的大部分,因而对此类产品的电池寿命有很大影响。

有些FPGA架构为设计人员提供了一种降低待机电流的方法,即给I/O部件分别供电。长期以来,工艺技术要求半导体器件的工作电压低于2V而I/O要保持3.3V的标准电压。典型的器件都有一个内部充电泵来产生I/O接口电压,但是充电泵的功率转换效率较低。

通过为设计人员提供从外部电源为I/O供电的方案,新型的FPGA允许设计人员取消充电泵,从而消除了相应的能耗。但是其它相关的待机功率就不这么容易对付了。例如,为获得高密度,基于存储器的FPGA采用90纳米工艺技术。这种工艺与原先的技术相比,具有更大的晶体管泄漏,甚至在电路没有工作时也有电流。

这些FPGA器件的逻辑和互联存储器都遭受到增加泄漏的影响,从而增大了器件的待机电流。通过技术可以控制这个问题。反熔丝的小管脚使得这些FPGA器件即使不采用90纳米工艺技术也可以获得高密度,因此可以采用一种泄漏较小的工艺。由于不需要激活晶体管以保持器件配置,通常它们需要更小的待机电流；对反熔丝FPGA器件进行编程是一种不需保持功率的物理变化。有些反熔丝器件可以提供低至17微安的待机电流。待机电流对于电池供电的应用设计很重要,工作电流则影响到所有的应用设计。幸运的是,不管采用什么工艺技术,设计人员都可以设法减小平均工作电流。FPGA产品线不断发展,改进架构,为设计人员提供了能够减少平均功率的工具。其中一个主要的改进就是改变了内部时钟结构。

四象限时钟控制

现在有些FPGA采用四象限时钟这样一种为FPGA区提供独立时钟信号的时钟分配结构,而不是覆盖整个芯片的单一时钟树。允许使用门控时钟来划分设计,功能没有激活的某个区可被置入慢时钟周期或挂起状态以节能。在只需系统的某一部分必须连续工作,而其它部分仅在要求时工作的设计中,停止未工作区时钟的能力就特别有价值。例如,一个装置的处理器可以暂停,直到按下一个键或接收到需要执行某项功能的I/O事件信号时再进入工作状态。

对于那些由人为操作触发的系统而言,可以大幅度节能。人工操作的时间间隔不会少于几毫秒,而设备可在几毫秒完成任务。可以说系统的大部分时间都花费在等待人工操作上。在等待期间,门控时钟允许除人机接口外的所有功能都处于挂起状态,从而节省了可观的电能。如果在不使用时关闭整个设备,由于消除了待机电流和泄漏电流,这样可以更加节能。但是,不能关闭带有SRAM FPGA器件的装置,因为这些装置必须维持供电以保留配置信息,如果为省电而关闭它们,则要花费很长时间重新装载配置信息。

但是,非易失性FPGA对供电恢复会立即响应。即使短时间关闭设备也可节能。新型FPGA的架构支持这种节能技术,在能效方面FPGA器件正在挑战ASIC器件。

Mao T. Wang是QuickLogic公司的应用工程经理。

作者:Mao T. Wang

应用工程经理

QuickLogic公司