|
|
位于英国Bournemouth大学孵化院的设计工具开发商MOHC最近发布了首套商用软件—一种时序图形编辑器,名为TimingTool。
“TimingTool已研制了大约两年半,目前网上有一个免费版本,名为TimingTool Lite。”该公司总监Paul Chaffey解释说。 “该免费版本如同一个营销工具,捕获网站访问者信息,建立用户群体,并从用户处得到反馈。我们一直希望推出商用版。”
这款工具适合用于数字设计,不管是板级、FPGA还是ASIC,Chaffey表示。设计师能输入时序图表,生成VHDL或Verilog测试基准程序。TimingTool 采用Java宏,允许它接收一个时序图表,并输出其它格式,也许是信号发生器文件。它还可以接受逻辑分析仪的输出,并产生电路时序图。
图形可被转换成适于Web的HTML或PDF格式。Chaffey 说,“我们试图使它尽可能地通用化。”商用版本意味着软件独立于平台,可在Solaris、Windows及其它操作系统上运行。该工具定价2000美元(仅供参考),从网站上可得到30天期的评估版。
ABB以电气问题解决专家之志，回答未来之问。讲述与中国用户携手开拓创新、引领行业发展、推动绿色转型的合作故事，共同谱写安全、智慧和可持续的电气化未来。
2026年7月9日，蔡司《新品发布｜突破精度与密度瓶颈：工业CT+AI驱动缺陷检测升级》在线会议即将开播。
利用全面的核心 PDM 和高级 PLM 应用程序产品组合中的标准化预设功能，快速实现价值。
微信扫一扫，关注IIANews公众号
微信扫一扫，进入IIANews微网
京公网安备 11011202001138号
