随着移动电话变得更复杂,工作系统和待机系统都需要消耗更多的功率。因此,便携无线设备在I/O接口、能量管理和电池寿命等方面向电源管理设计提出了新的挑战。
领先的数字设计师正采用超深亚微米(130、90和65纳米)工艺实现微处理器,他们发现更薄的氧化层和更小的沟道长度可以促成更快的晶体管。同样地,模拟基带和RF设计师正遵循集成技术的发展道路,以便为他们的终端客户提供单芯片无线解决方案。
然而,电压的缩放趋势没有跟上氧化层的变化步伐,结果导致有漏电现象的系统解决方案,从而显著缩短了电池寿命。幸运的是,一些电源管理技术可以用来降低单芯片解决方案中的功耗。
可确定的电源消耗形式有三种:工作电流消耗、待机电流消耗(有时指睡眠模式)和关闭模式下的漏电消耗。在工作模式中,功耗是静态偏置电流功耗与平均开关或时钟(动态)功耗的总和。待机是一种低功耗状态,因为时钟已经被选通或关闭,几乎所有的动态功耗都为零。在这种模式下,静态电流的大小决定了电池的寿命。最后,关闭模式的功耗是亚阈值(sub-threshold)漏电的函数。亚阈值漏电是指当芯片关闭但输入电压仍存在时,芯片中晶体管具有的电流。
如果超深亚微米CMOS工艺能够处理更高的电池电压(4.3 V到5.4 V),那么关闭模式的漏电可以忽略不计,因为有效的沟道长度将更长,栅极氧化层将更厚。同样地,工作电流消耗也将下降,因为这样一种工艺将具有更慢的频率,而动态功耗是电容、频率和输入电压的函数。
因此,设计者需要处理电源管理电路的直流电池通电问题。为了解决此问题,两种最常使用的电路是低压降稳压器(LDO)和dc/dc降压开关调节器。
在一个典型的LDO中,大部分晶体管都会暴露在输入电压之下,无论是漏-源电压(VDS)、栅-源电压(VGS)、栅-漏电压(VGD)、栅-体电压(VGB)或其它组合电压。因此,对一个简单设计而言,器件的额定电压必须至少等于电池电压。在1.5 V CMOS中,最大值应该是1.8 V。
最近,工艺的发展已经允许在常规内核晶体管上包含一个漏极扩展而不增加成本。这允许一个典型NMOS 或PMOS内核晶体管的VDS 和VGD扩展到更高的电压,但它不会提高VGS值。因此,在传统设计中,如果要尝试电池连接,就要关注器件尺寸并扩展使用电流钳。这种设计不能从未来的超深亚微米工艺中获得完全的好处,因为漏极扩展晶体管的几何尺寸无法像内核晶体管一样缩小那么多。
一种解决方案是自调整环绕在一对PMOS级联电流镜周围的电路。假设有负反馈来调节或钳制供电电路输入端的电压,那么采用这种技术,大多数内核电路可以忍受电池电压。对于PMOS LDO,这种技术将使用LDO内反馈来调节处于内核电压下的LDO误差放大器。
与电池连接的主要dc/dc转换器模块是输出驱动器和电平转换器-前置驱动器。开关调节器的输出驱动器能使用一个级联漏极扩展PMOS(DEPMOS)器件和一个高压栅(HVG, -1.8 V)PMOS器件来实现高压侧开关。低压侧开关或同步整流器能使用一个级联漏极扩展NMOS(DENMOS)器件和一个内核(1.3至1.5V)NMOS器件。
这种结构允许高电压工作,与单个DEPMOS器件相比,具有更好的漏电性能和更小的栅-漏电容。由于电池连接到一个HVG PMOS器件(它的最大VGS比VBAT小得多)上,所以两个器件的VGS都需要保护方案。设计者还需要一个电路来产生恒定电压PBias,其值参考电池电压。
PBias的电压设置必须使VBAT - PBias的值比晶体管的最大VGS小。级联DEPMOS采用PBias作为偏置电压,当驱动HVG PMOS器件时,电平转换器/前置驱动器的电压介于VBAT与VBAT - PBias之间。电平转换器/前置驱动器可以被设计成与输出场效应晶体管(FET)相同的级联方式。
在高性能的超深亚微米CMOS中集成一个外部的系统预调节器,然后把它分成几个更小的内部调节器,这能使这种集成所耗费的面积最小,从而在单位面积上获得更高的晶体管驱动电流,并因此减小导通 FET的尺寸。此外,一些更严格的模拟和射频规范约束只适用于一个或两个LDO。
例如,一个100 mA的LDO可以被分成一个50 mA的数字LDO、一个10 mA的RF LDO和一个40 mA的模拟LDO。对于数字LDO,电源抑制和精度并不重要,因此功率FET只需工作在线性区域的边缘。带40 mA负载电流的模拟LDO变得更容易补偿。在设计的时候,可以让它具有高电源抑制,并让它的输出导通FET工作在线性区域的边缘。
当使用几个LDO时,待机模式下的静态电流将增大,从而会更快耗尽电能。在待机状态,使模拟和RF LDO失效可以减少相当部分的静态电流。剩下的数字LDO在外部解决方案中仅消耗50mA到250mA。
一种解决方案是使用自适应偏置LDO设计(见图)。该设计的原理是正反馈一部分输出负载电流到LDO误差放大器的差分对的尾电流中,因此仅当负载电流增加时总的静态电流才会增加。这种结构能实现小于10mA的待机电流,同时仍能提供50毫安的输出电流,并保持良好的瞬态负载调整率。
典型地,dc/dc降压转换器用于更高电流(大于200mA)的应用中,在这种情况,LDO的无效功率成为总功率的重要部分。在满负荷时,降压转换器的有效功率能达到95%,这使它显得很有吸引力,但必须以更大的面积和更多的外部元件作为代价。
为了尽可能延长电池寿命,dc/dc转换器必须在较大负载范围内维持高效率。脉宽调制(PWM) 被用于高电流负载,而脉频调制(PFM)模式被用于低负载。在高负载电流时,控制PWM信号的占空比可以调节输出电压。
在PWM模式,转换器工作在固定频率,而该频率可以被对噪声敏感的应用所过滤。在这种模式中,主要损耗是当转换器进行功率转换时发生的传导损耗和开关损耗。为了在低负载时维持高效率,开关频率应根据PFM的规律降低,并允许它随负载变化,从而减少开关损耗。PFM模式还能关闭大部分电路以降低静态电流。
Valerian Mayega和 Byron Reed是TI公司的IC设计工程师。
作者:Valerian Mayega、Byron Reed
京公网安备 11011202001138号
