Mentor推出可扩展验证平台,可助弥合验证鸿沟

Mentor Graphics公司日前宣布正式推出其可扩展验证平台,据称它集成了对业界最新标准的支持、新型验证工具以及“面向验证的设计”方法,它最大限度缩短了需要耗费大量时间的功能验证周期,避免了昂贵的集成电路重新设计。

Mentor表示,可扩展验证平台包含了验证工具多项新的增强内容,使得验证工作尽可能在设计的最初阶段开展。可扩展验证平台以ModelSim仿真器为核心,Modelsim5.8的能力已经得到了显著扩展,为复杂的专用集成电路(ASIC)和片上系统(SoC)设计提供高速、高效的系统级验证和纠错环境。

Mentor强调,其可扩展验证平台是目前EDA厂商所能提供的最全面的功能验证工具平台。该平台率先向现有和新兴的设计语言提供标准支持?DVerilog 2001、VHDL、SystemVerilog(3.1版本第一阶段)、SystemC 2.0.1(包含SystemC Verification Library 1.0)以及Property Specification Language 1.0(PSL)。该平台还包含了新版VStation硬件加速仿真系列StationTMPRO以及新一代的testench硬件实现技术?DVStationTMTBX,它不仅简化了testbench的创建,而且还能够通过硬件辅助验证的应用实现性能加速。

此外, MathWorks公司推出的最新产品Link for ModelSim据称在业界第一个实现了Simulink、MATLAB与HDL仿真器(Modelsim)直接连接,为快速创建及验证系统级的testbench提供了实现的可能。

Mentor公司副总裁兼验证及测试部总经理Robert Hum说:“只要我们的产品开发流程架构在把验证作为设计的后续流出来对待,验证危机就将继续下去。Mentor Graphics公司拥有‘Design for Verification’的独特技术,它成功实现了跨越多个层次的抽象和系统级的testbench。这使得设计者能够在整个设计流程中对其工作成果开展即时验证,避免了传统的验证问题,需要在设计完成后才开始调试、纠错。从而能够降低纠错成本,缩短纠错时间。”

新产品铸就可扩展验证平台基础

Mentor公司强调,可扩展验证平台基础在于此次宣布的4项新产品,首先是ModelSim 5.8为业界各种标准提供了最好的支持,其中包括VHDL、完整的Verilog 2001技术规范、SystemVerilog(v3.1版第一阶段)、SystemC 2.0.1以及PSL 1.0。ModelSim的业界领先的纠错环境得到进一步增强,它提供了统一的用户界面,支持上述所有标准,对混合语言仿真的集成和纠错工作进行了简化。一个内置断言引擎确保PSL断言的快速验证和集成纠错。对Verilog语言仿真的性能和容量也同样得到了大幅改善,较5.7版本提高2-4倍。

其次是,VStationPRO是Mentor Graphics业界领先Vstation验证平台的第6代产品,能够对1.6M Gates至120M Gates的设计开展验证。VStationPRO提供了灵活而又强劲的验证性能,能够将软件仿真需要耗时几周甚至数月的验证工作在几秒钟之内完成。运用In-Circuit模式,VStationPRO提供实时验证性能,使设计人员在付诸制造之前就能够确信其设计将在真实应用环境中胜任工作。

再次是,VStationTBX提供了从软件仿真到硬件加速所需要的可扩展testbench创建方法,从而提高设计效能。这款新产品能够将行为级HDL实现的testbench编译至Vstation硬件测试台中,消除了基于硬件辅助验证的、传统的协同验证方法效能瓶颈。与VStationPRO硬件仿真器连接,VStationTBX能够使设计人员在验证工作中采用行为级HDL,从而将生产力提高2-5倍。运用VStationTBX,设计人员可以创建超快速transaction-level testbenches,后者能够将HDL回归测试时间缩短20-30倍,并全面提升系统级验证性能,与软件仿真相比速度加快1万倍。

最后是,来自MathWorks的Link for ModelSim能够帮助设计人员在业界率先实现将原先针对MATLAB和 Simulink编写的大量IP与HDL验证环境连接起来。设计人员现在可以利用MATLAB或Simulink的“golden”模型对该设计的HDL实现开展验证。而且,创建系统级testbench的设计人员现在也可以最大限度地利用MathWorks系列工具所提供的内容丰富的库单元及其建库能力。

Mentor强调,这些新扩展的技术引擎将其验证产品的应用范围扩大到模拟/混合信号设计、形式验证和协同验证领域,为复杂的SoC和纳米设计提供了全面的验证平台。

在所有工具之间实现可扩展性

Mentor Graphics可扩展验证平台包含的系列产品可以实现从HDL仿真到In-Circuit验证的全面的验证解决方案。不同的产品提供了不同的验证特性,比如验证时间、验证效能、验证容量、纠错能力和验证成本等。它允许设计团队针对亟待执行的验证任务采用最优化的解决方案。Mentor Graphics可扩展验证平台由据称多个“业界最佳的技术组成:ModelSim 仿真环境、Seamless硬件/软件协同验证平台、ADVanceMS模拟/混合信号验证平台、FormalPro等效性检查以及VStation和Celaro硬件仿真平台等。

在各提取层次之间实现可扩展性

随着设计规模的不断增大,在设计完成之后再行开展验证已经不在有效可行。Mentor Graphics公司通过采用高抽象级别的模型和transactors,在设计流程的最初阶段就开始进行验证。C、C++、SystemC、SystemVerilog、MATLAB或Simulink等多种语言实现的高抽象级别原型为结构设计阶段就开展验证提供了可能,这些高抽象级别原型还可在整个设计流程中作为testbench加以重复使用。这样就能够及早发现根本性设计错误,并及早实现低成本纠错。

运用Mentor Graphics公司的Seamless协同验证环境,设计人员可以在设计初期创建各种功能原型,并在整个验证周期中加以使用,这些原型可用于创建testbench,帮助设计人员检查某项低层次的实现是否满足较高层次模型的功能要求。Mentor Graphics公司支持ModelSim仿真、Seamless协同验证以及VStation/ Celaro硬件验证平台中常见的所有testbench。

新型VStationTBX平台允许设计人员选择任一HDL语言,创建testbench并用于硬件辅助验证环境之中。设计人员可以对HDL、标准C和基于transaction的testbench进行混合,创建灵活的testbenches在仿真和硬件加速仿真中运行。

基于断言的验证

基于断言的验证帮助设计人员迅速准确地定位错误所在。断言允许设计人员将语句嵌入设计之中,设计人员根据对某段设计的意向行为做出的假设进行说明。从传统的纠错行为假设错误能够在整个设计中传播到输出端口并能被捕获,设计人员不得不花大量的时间来尝试确定问题出现在什么地方。断言则能够在错误发生时将其及时捕获,允许设计人员迅速明确发生错误的设计段落,从而大大简化了纠错工作。断言也可以捕获意料之外的错误,并非测试目标的代码在测试时产生不希望的动作。

随着PSL标准的出现,人们采用上述基于断言进行仿真的兴趣与日俱增。ModelSim环境包括的新型断言引擎能够最大限度利用PSL和SystemVerilog断言的功能。