UpZide与Tensilica合作进行VDSL2数据通路设计

UpZide Labs AB公司和Tensilica公司日前宣布,双方签署了VDSL2数据通路(data-path)设计领域的开发协议。

根据这个协议,UpZide将采用多个Tensilica的Xtensa LX处理器内核开发一个参考设计,来实现VDSL2标准。这个标准还在发展,所以VDSL2数据通路(data-path)模块有必要具备灵活性从而能够适应未来任何可能的变化。通过使用高度可配置的Xtensa处理器内核而不是RTL(寄存器传输级)进行设计,以及运用扩展指令集来满足VDSL2标准的数据密集型需求,UpZide可以为这个迅猛增长的市场提供快速、高效及可编程的解决方案。

VDSL2标准提供对称的高达100Mbps的宽带连接,足够向广大的听众或观众提供声音、数据、视频的“三重服务”(triple Play)应用软件。这项技术被看作是通过标准电话线同时提供VoIP(网络电话)、VoD(视频点播)和HDTV高清晰电视)的关键。

“正在发展的VDSL2标准对系统芯片(SoC)设计的需求非常矛盾,有的甚至可以说截然相反,”UpZide的CEO Mikael Isaksson博士说,“与目前存在的VDSL相比,VDSL2必须以低生产成本、高端口密度和低功耗提供范围更宽的,带宽更高的服务。在可编程的解决方案中,通过使用Tensilica的Xtensa处理器内核,我们不光可以提供与生俱来的灵活性,而且还能够满足以上挑战性的要求。”

Isaksson博士补充说:“自1995年起,UpZide就为合作伙伴提供基于不同半导体技术(FPGA、ASIC和DSP)的VDSL平台设计。Tensilica的Xtensa处理器内核是这种项目理想的选择,因为它们可以针对这种专门的应用进行精确的优化,比起标准的控制处理器来说,它们速度更快,功耗更低。通过使用Xtensa处理器内核,UpZide能够设计出面积和功耗都优化的基于处理器的解决方案,在这之前,这种解决方案只有通过硬编译代码的RTL设计方法才能得到。”

“VDSL2设计是一项挑战,它需要基于处理器,以便今后能够针对不同的标准和不同的客户需求进行快速的修改,”Tensilica的市场副总裁Steve Roddy说,“这也是为什么Tensilica很高兴支持UpZide的VDSL2设计。UpZide在VDSL领域广博的专业技术将使他们在VDSL2市场处于有利的地位。”