Cadence Design Systems公司宣布其SoC Encounter IC物理设计平台将提供针对来自NEC电子和Faraday Technology公司结构化ASIC的“后端”支持。该公司声称,结构化ASIC客户可以获得更快的实现时间。
Cadence和NEC宣称,NEC的Instant Silicon Solution Platform (ISSP)器件将获得SoC Encounter的支持。ISSP客户无需自行进行芯片布局,但当他们把网表交给NEC或一家获认证的设计公司,SoC Encounter就可以用来完成设计。Cadence表示,与其它竞争性设计流程相比,SoC Encounter能减少一半的ISSP设计时间。
NEC ISSP以预制的门阵列、嵌入IP内核、内置测试电路、时钟域和电源线开始。用户定制高级金属层。NEC表示,器件消耗功率小于FPGA,NRE费用比基于单元的ASIC低。
在另外一个新闻发布中,Cadence和Faraday表示,后者将针对其Metal Programmable Cell Array (MPCA)结构化ASIC,采用SoC Encounter开发一种设计实现流程。Cadence称其是首家促成Faraday构造实现方法的EDA供应商。
SoC Encounter的功能包括:硅虚拟原型、平面规划、布局和布线、时钟树综合、物理时序优化、RC提取、信号完整性收敛及物理工程改变命令(ECOs)。
京公网安备 11011202001138号
