Xilinx采用ASMBL新架构打造专用FPGA

2004年01月30日

赛灵思(Xilinx)正在采用一种新的模块化架构来设计专用FPGA。面向应用的组合模块 (ASMBL)架构将功能模块分布成可互换的列,而不是栅格平面,它将被用于2004年上半年推出的下一代90纳米Virtex系列器件中。

该结构类似于带热插拔板的系统背板。在这种结构中,新的FPGA器件只需要更换成列状的IP模块,而无需对整个芯片重新设计。这可以加快赛灵思针对特定应用开发出能满足其独特需求的产品,与此同时,这样的产品又具备足够的广泛性,可以被许多客户采用。

在物理上,ASMBL模块被分成等宽的垂直列,其高度与裸片相同。每列可能包含可编程逻辑结构或硬IP,如存储器、DSP模块、高速I/O、串行/解串行模块、通用可编程I/O、微处理器内核或其它任何能够被布置在这种纵横比(指高与宽之比)空间中的IP。

让所有的IP都达到赛灵思公司所要求的列尺寸,需要把许多IP重新进行设计。赛灵思可编程系统行销总监Per Holmberg说:“这种列是相对的,赛灵思并不需要对所有FPGA上的IP重新设计成列尺寸,一些大尺寸IP将可能占用几个列的宽度,但一些可编程逻辑单元及稍微小一点的IP按适当的列进行布局。”HSPACE=12 ALT="图:在ASMBL架构中,成列的功能模块可以通过互换来修改FPGA,而无需对芯片重新布局。">

采用ASMBL模块的FPGA仍然采用九层金属工艺,在九个金属层中,1至4金属层专门用于列中的电路,但上面的金属层是供FPGA的分段式可编程互连结构使用的。I/O、电源和时钟连接不是置于裸片的外围,而是被制作在列内的基板栅格阵列上,然后,通过倒装芯片技术邦定到封装上。列电路在被创建的同时将走向设计收敛,而且这与它们在特定芯片内的布局无关。

新架构的目标是为了能够非常迅速地创建具有特定资源组合的FPGA,其步骤只是装配已知的列,做全局布线,然后在投片前进行一次最终检验。列架构提供的统一几何布线还能为赛灵思的软件开发团队以及第三方软件和IP开发商提供一个稳定的模型。赛灵思希望,这能促使业界迅速对新芯片提供软件支持,并促使第三方IP不断增加,以便为该架构带来新的列。

“其结果是客户将以目前的价格得到更多他们所需要的东西,之前我们推出的产品都是随着各种功能不断增强而形成单系列的产品,ASMBL则可以改变产品发展路线,能够根据不同应用以最低成本获得最佳特性和功能组合,从而形成面向特定领域的多个平台产品。”Per Holmberg表示,“展望未来的5到7年,我们需要一种能允许我们迅速为特定应用添加不同功能的后继架构,而无需再投资数亿美元开发一个新的架构。”

他说,“我们不会变成一家定制芯片公司,但我们正在为客户提供更多选择。”

需要更多的IP

ASMBL平台最初将包括赛灵思已拥有的或可从合作伙伴获得的IP模块,如DSP、存储器、处理器、高速I/O和混合信号单元。据该公司行销副总裁Sandeep Vij透露,为促进未来平台的发展,赛灵思计划收购某些IP供应商,他们需掌握特定应用的关键技术,如软件无线电技术。

与此同时,赛灵思的FPGA架构师将从现有的IP中选择一些来构造平台,Holmberg表示。

面向应用的FPGA并不是一个新概念。例如,大多数供应商现在都提供内置的收发器。的确,一些分析师相信,FPGA正在与ASIC发生冲突。

“ASIC在全球市场主要针对门阵列和标准单元应用,高端ASIC有不少机会用FPGA来取代,中端门阵列也有相当数量用中端FPGA来代替。”Xilinx公司亚太地区中国/香港区域经理陆绍强说,“ASMBL产品主要针对模块子系统,面向各种不同或一类的应用。”

“我相信,我们最终将看到完全面向特定应用的FPGA,”Gartner Dataquest的分析师Bryan Lewis表示,“但这是一种好的折衷:在不丧失经济性的同时,一个架构能够被多类客户使用。”

SemiView公司的分析师Cary Snyder认为,ASMBL是赛灵思对结构化ASIC做出的回应,后者能以更低的成本提供与FPGA类似的灵活性。

可负担的性能

“业界需要更低成本的FPGA,它们不一定便宜,但能够以可接受的价格(与结构化ASIC方案相比)提供高价值的功能,”Snyder表示。

如果客户能获得更高效的可编程逻辑器件,他们很可能就不会在以后将设计转换成ASIC,分析师们指出。

但ASMBL方案尚不太可能侵蚀结构化ASIC的市场。结构化ASIC能满足目前的需求,而赛灵思的新架构可能要到2005年才能量产,Snyder说。