Verilog的发展走到十字路口

Accellera标准组织决定将SystemVerilog定位为另一项IEEE标准,这有可能引发支持者与反对者的冲突,因为后者担心此举将导致Verilog出现两种不兼容的版本。一位SystemVerilog的支持者最近退出该组织,并警告说另立的标准最终将死掉。

这项令人震惊的举措是由EDA供应商之间的竞争态势导致的。Accellera在5月17日投票决定,将SystemVerilog 3.1a捐献给一个新的工作组IEEE 1800,它从属于IEEE标准协会最近成立的公司顾问组(CAG)。这意味着Accellera已经绕开负责Verilog标准化工作的IEEE 1364标准组织,该组织已经开始制定Verilog 2005,该版本大部分源于SystemVerilog。

因此,两个不同的Verilog标准化项目将同时在IEEE内部展开。批评者担心,双方的工作将很难或者不可能协调,尽管Accellera已经要求IEEE为两个工作组任命一名联络员。

咨询师Stuart Sutherland既是IEEE 1364的积极会员,也是Accellera的非投票董事,他向本刊透露了Accellera董事会的投票情况。SystemVerilog和 Accellera的强力支持者新思和明导资讯投票赞成通过CAG进行标准化工作。最初对SystemVerilog 持怀疑态度的Cadence和Verisity设计公司投票赞成由IEEE 1364负责标准化工作,并为Verilog 2005捐献了自己的技术。

促成Accellera作出这项决定的主要原因是CAG提供了更快实现标准化的途径。该组织实行每家公司只有一张投票权的制度,而IEEE 1364实行一人一票制。“我相信,我们将很快出台一个强有力的标准,而不必花几年时间去实现标准化。”Accellera主席Dennis Brophy表示。

用户反馈,而不是EDA供应商的态度,对Accellera的决定至关重要,Brophy说。实际上,来自数家用户公司的Accellera董事也投票赞成通过CAG进行标准化。

但Sutherland质疑说,Accellera的理由存在破绽。根据业内人士提供的观点,他反驳了Accellera董事越来越希望另立标准的说法,并警告说,另立的SystemVerilog标准将会失败。他预测,SystemVerilog和Verilog标准将向不同的方向发展或者1364组织试图打造SystemVerilog扩展版本的努力将失败。

“无论哪种情况,其结果是,Accellera因为政治原因以及一些董事会成员的个人偏好,而选择扼杀SystemVerilog,”他说。

当Accellera宣布了其决定后,IEEE 1364主席兼Verisity高级副总裁Mike McNamara称此举是行业的一大倒退。他指出,只有付出难以置信的努力才能阻止这种语言发生分裂。他强调,Accellera的参与者和IEEE 1364成员都曾期望SystemVerilog 3.1a 的标准化工作由IEEE 1364来完成。

“让我印象深刻的是,Accellera处理问题的方式如此糟糕。”Gartner Dataquest首席EDA分析师Gary Smith表示,“这几乎把Accellera和EDA供应商摆在了与设计工程团体对立的位置上。”

当然,Accellera的决定既有反对者,也有支持者。“通过与CAG合作,Accellera确保了用最有效的途径来使之获得批准。”新思公司战略市场开发副总裁Rich Goldman表示。

“Accellera的决定满足了客户希望以更高效率达成标准的要求。”明导公司功能验证部副总裁兼总经理Robert Hum表示。Goldman也宣称,IEEE CAG可以满足快速树立市场标准的要求。与原来的IEEE工作组相比,它提供了一致的政策和程序,实行“一公司一票制”,并拥有与国际标准组织联系的渠道。

新思提议Accellera将SystemVerilog 3.1a转交给CAG,但它不是唯一投票赞成的EDA供应商。支持此行动的公司还包括Artisan、英特尔、摩托罗拉、Nvidia和太阳微系统等。

投反对票的公司只有Cadence和Verisity。虽然落败,Cadence语言标准部总监Victor Berman仍然保持调和的语调。“控制单一组织比控制两个组织并让他们协同工作容易。但重要的是交由IEEE解决问题,”他说。Berman强调,由哪个IEEE工作组标准化SystemVerilog 3.1a事实上还没有最终决定。

Accellera过去曾与IEEE 1364工作组发生冲突。2003年,当Accellera拒绝向IEEE 1364组织捐献SystemVerilog后,该组织稳步推进自己的Verilog 2005计划。从此开始,人们对该语言分裂的忧虑与日俱增。在今年DAC召开之前,Accellera承诺向IEEE捐献SystemVerilog 3.1a后,这些担心有所缓和。

如今摆在眼前的问题是:Accellera是特别承诺向IEEE 1364委员会捐献SystemVerilog 3.1a,还是捐献给整个IEEE？Brophy表示承诺是针对IEEE,而且他不认为这是对IEEE 1364组织的特定承诺。但Sutherland 的评论另有说法。据他指出,SystemVerilog旨在成为IEEE 1364标准的扩展,而不是一个独立的标准。“这些扩展由Accellera 定义,目的是加快下一代IEEE 1364标准的定义过程,”他说,“对此承诺的背叛将导致出现两种背道而驰的标准。”

Sutherland驳斥了通过CAG将比通过IEEE 1364更快实现标准化的观点。他表示,CAG的投票制度和高额的会员费将排除像IEEE 1364组织存在的那种多样性。他还指出,IEEE 1364有意改变其投票制度,但完全被Accellera董事会所忽视。

一些Accellera的董事担心,IEEE 1364的主席Mike McNamara就职于Verisity,有可能利用他的职位排除与Verisity“e”语言构成竞争的测试基准特性。但Sutherland强调:“我们与Mike一同就IEEE 1364标准共事十多年,我们清楚这些担心是没有根据的。”

他呼吁读者向Accellera董事会写信,以扭转5月17日的决定。

Brophy表示,他不惧怕争论。“我很高兴,业内对SystemVerilog作出贡献的每一个人都能有机会表达他们的观点。”他说。

尽管Accellera的决定已经作出,但仍然还有讨论的空间,即如何让IEEE Verilog标准协调好。“IEEE还要就如何处理与其它组织的重叠或共存进行开放式讨论,”Brophy说。

“Accellera发表了一个强烈声明,期望Accellera与IEEE 1364之间存在的某种合作关系能够存在于IEEE内部。”他说。

作者:葛立伟