复杂度的增加是以成本为代价的,但并不总是值得这么做
作者:Ron Wilson
腕表式的3G手机或许是未来系统级芯片的应用之一。从功能上看,它是带有内置天线、麦克风和微型扬声器的手机。用户接口可能是一个带有触控板接口的小尺寸彩色显示器和小型彩色摄影头,这种摄像头可产生低分辨率的视频图像或者中等分辨度的静态图像。内置的其它应用还将包括带多媒体附件的电子邮件、即时视频信息、音频和电影娱乐回放以及交互式游戏等。
我们所设想的上述设备可以很清晰地定义和扩展系统级芯片的概念。
这样的系统将集成数字电路、模拟电路以及无源器件。
我们先来看它需要集成的数字电路。首先,3G手机需要的基带处理能力比现在的手机要高得多,因此需要专用DSP核。其次,游戏的图形处理、照片与视频图像的压缩与处理,也都需要专门的硬件。这些处理需求,再加上通过3G分组网络来传输平滑的视频图像等应用,都需要大量的本地存储器。
然而,几乎没有人认为需要集成的数字电路实在太多。尽管这一问题在遥远的未来会成为隐患,但摩尔定律仍然能够引领我们实现此类系统级芯片所需要的密度。可是,当你对所涉及到的电路种类进行分析时,就会发现这的确不容忽视。
我们的手表需要的不仅仅是模拟电路,还要有射频端的模拟电路
第一个问题是关于数字手机设计的心脏:非易失性存储器(3G手机需要大量的存储空间运行各种软件)。在众多技术中,闪存是目前唯一具有大容量的嵌入式存储器。可是嵌入式闪存对工艺集成商而言却是一个恶梦:它需要重大的工艺变更,以及一个带有非常薄的、完全绝缘的浮动栅。由于上述原因,嵌入式闪存的工艺技术要落后数字闪存整整一代。更糟糕的是,现在看来,闪存单元不可能被升级到90纳米以下。
其它替代方案
大多数SoC都采用了铁电随机存储器(FRAM)或者磁阻RAM(MRAM)。这两种结构都可以升级。但是两者都在其工艺中引入了异质的、我们了解不多的材料。最重要的是,它们都没有在嵌入式产品应用中得到验证。
目前看来,最有希望解决存储空间问题的方案是另一项现有技术:堆叠式封装。这项技术允许在SoC中封装大量的闪存或诸如此类的器件,并且不会明显提高芯片面积,所增加的厚度也仅仅如一张纸般薄。这看起来不错,但实际上它并非一个芯片级解决方案。
喇叭和麦克风等模拟电路带来了另一个问题。有大量的数据显示,SoC的自旋(re-spin)问题大部分是模拟电路引起的,因此如果有更好的替代方案,设计师是不愿意采用模拟电路的。这时,我们再次想起了堆叠式封装。
但是TI宽带业务部总经理Brian Evan对此有不同的看法。“我们在数字电路上遇到的自旋问题要比模拟电路上遇到的更多。”他说,“集成模拟电路是可以成功实现的。当然,你需要从一开始就确保好的线性部件,并且要提前定义用于模拟电路的器件,而不是事后再决定。”
“还要注意提高绝缘,使用好的Poly电阻、高密度电容器以及好的高压器件。”TI先进无线架构经理Bill Krenik补充说,“不仅仅要注意步骤,还要注意控制问题。比如说,你必须控制植入物以控制体效应,获得稳定的漏极电导率。”尽管这些对工艺的补充都可以克服,但绝非轻而易举。Krenik说,在电路设计时也要注意同样的问题。
但我们的手表需要的不仅仅是模拟电路；还要有射频端的模拟电路,这又会带来新的问题。现有技术可以在低频、中等功率的情况下满足不严格的失真和噪音要求。TI计划在今年晚些时候推出集成射频的蓝牙芯片,并在2004年推出集成射频和基带的单芯片GSM方案。然而,现在还不能在SoC上集成CDMA射频,更不用说802.11g或者3G了。大多数人所能找到的解决办法就是使用单独的射频芯片或者使用堆叠式封装。
功率则是另一个问题。显而易见,喇叭或者头戴耳机的驱动模块还需要功率晶体管。但音频放大器现已经被集成到数字芯片里,这需要小心处理工艺建模,并且需要加倍注意噪音通路和特殊设计的晶体管。这可不是一件容易的事情。
可以容纳各种器件的堆栈封装也许要好过系统芯片
还有一个较少受到注意的问题是电源。某些研究电源和时钟分布问题的设计师得出的结论是,不能够使用大量的金属来控制电压浮动和时钟偏移,尤其是这样做会给先进的内连堆栈带来问题。因此他们转而在高能耗的电路模块中嵌入使用点式(POU)调节器和时钟发生器。比如,ADI公司使用本地线性调节器为射频芯片上的VCO供应电流。
TI公司则在某些SoC上使用多重片式开关稳压器。它不仅能确保足够的电压调节,而且大大地简化了多电压芯片的电路设计。但是在这里,堆叠式封装也是一个有吸引力的选择。一些设计师还曾经讨论设计一个仅包括一个电压调节器阵列的芯片,然后把它和信号芯片面对面粘结在一起,这样稳压器就正好位于需要接收电源供应的模块之上。
无源电阻
看看现在手机的内部结构,你可能会对在众多分立晶体管及无源器件中的系统级芯片(SoC)印象深刻。“将所有这些无源器件集成起来,是非常不错的想法。”ADI的业务拓展总监Doug Grant指出。依靠另一个聚合层,制造片上电阻器、电容器和电感器是有可能的。问题是这些器件并不完全是你所想要的分立器件--尤其是在电容器以及电感器的品质因数方面。而且它们将占据相对很大的面积。你不得不仔细考虑,是否值得去生产一个32位CPU一样大的普通片式电感器。
摩托罗拉公司生产线总监Dave Robertson指出,开始阶段就应屏弃现有的电路设计,而重新考虑一种设计,以将所用的无源器件数量减至最少,同时把无源器件的质量影响降至最低。为使少量的片式器件具备足够的性能,设计中可以更改模拟电路,使用数字补偿,Grant补充道。但问题同样存在,这样做是否值得？这样做还是需要向堆栈封装里增加一个衬底。
对工艺集成商而言,嵌入式Flash是一场恶梦,这也是它落后于数字式内存的原因
在比利时IMEC的大学校际微电子中心(Inter-University Microelectronics Center),研究人员正在对上述想法进行改良。该研究中心的一个研究小组正直接在传统IC的一个钝化层上制造高质量的薄膜电感器。据IMEC称,使用这种方法制造的电感器在5GHz附近时的Qs几乎达到40。该方法并不占用硅面积而且并不牺牲成品率。甚至可以用这种方法来建立三维结构,比如自装配螺旋电感器。
MEMS方面的问题。
谈到三维(3D)器件则引出了微机电系统(MEMS)问题。我们的器件将需要一个天线转换开关,这个开关既可以采用砷化镓材料实现,也可以是一个机械开关。还需要的麦克风和喇叭,也可通过MEMS实现,甚至还可以使用一个类似TI公司光阀(light valve)技术的结构作为其显示器。那么能把MEMS也集成到我们的系统级芯片上吗？
这方面有令人鼓舞的技术新闻。生产器件,如空气包用的加速计和具备控制逻辑的射频开关,通常将MEMS结构与有源电路集成在一起。而且,我们有办法既可以在系统级芯片有源层下面的空腔内也可以在钝化层顶端建造MEMS(???)。这些技术既可以用于简单的无源器件、开关、传感器,也可以用于整体机械装置。
但实际情况并不乐观。硅虽然可以使用,但并不是制造MEMS的最好的材料。糟糕的是在深亚微米步进器上没有用于MEMS的光刻技术需要的场深度,而且某些生产工序所需要的温度对IC来说也是不合适的。另外还存在一个严重的“known-good-die”问题。
最后,MEMS的封装和试验要求也可能与传统的SoC是根本不同。就以加速计为例。“想象一下如果加速计像一个巨型油漆搅拌器一样,并且这个东西将被安装在生产试验工程师的ATE系统旁边,这些工程师的脸上会是什么样的表情。”ADI的Robertson指出。同时,在将MEMS集成入系统级芯片时,使用堆栈封装或者并列式封装要更加经济一些。
“最终还是归结为经济问题,”意法半导体(ST Microelectronics)负责先进系统技术的公司副总裁Andrea Cuomo称,“在系统级芯片上集成任何东西都没有无法解决的技术难题。但通常我们会考虑两个问题:其一是,这样使用芯片面积是否划算？其二是,这种集成对我们和客户有商业意义吗？”
例如,增加工艺过程的复杂性将给成本带来什么影响？另外,对于给定的工艺,增加芯片的面积以容纳新的器件将带来怎样的成本？该集成器件是可测试的吗？灵活性是Cuomo考虑的另一个问题。如果两个客户需要的RF平台稍有不同,你能怎么办？你的集成策略可能会给你带来麻烦。“如果需求迫切我们会生产单芯片系统。”Cuomo表示。但是许多专家都认为,把各种器件放在各自衬底上的堆栈封装似乎比真正的系统芯片更好。
在真正采用单芯片系统之前,半导体业界可能会首先尝试单堆栈系统。
京公网安备 11011202001138号
