结构化ASIC开始受到大型芯片供应商青睐

当几年前结构化ASIC刚问世时,人们认为它为小型系统制造商提供了在标准单元ASIC和FPGA之外的第三种选择。

然而,随着结构化ASIC的不断发展,它不再仅仅为小公司所用。在某些情况下,大型芯片公司也禁不住诱惑,选择结构化ASIC作为解决芯片快速上市或研发预算紧张等问题的良方。

Altera公司宣布,TI已在其数字光处理器(DLP)芯片组中选用了它的HardCopy结构化ASIC。而在此之前,英飞凌宣布采用HardCopy开发出了一款面向Ethernet-over-Sonet(EoS)应用的器件。

为什么上述公司虽然拥有自己的芯片设计队伍,却要采用其它公司的资源呢？据Altera表示,使用传统设计方法时,设计、调试和完成一个ASIC原型的最短周期是固定的。如果一家芯片公司想在即将召开的展览会上展示最新成果,但进度却落后于预定计划时,结构化ASIC就是突破困境的法宝。Altera透露,在TI的案例中,Altera可以在设计定案后的10周内交付首批HardCopy样片。

“标准ASIC的开发需耗时两年,而且时间并不会因投入资源的增多而减少。在某一点上,你无法进一步压缩设计周期。”Altera的HardCopy产品部副总裁Alain Bismuth表示,“当我和另一家大型半导体公司会谈时,他们告诉我的是完全相同的结论。”

结构化ASIC的密度及速度都不能与标准单元器件相比,但却胜于FPGA,而且原型设计时间比标准单元芯片更短。对某些公司或某些项目而言,这些理由足以支持他们利用结构化ASIC去开发一款足够好的芯片。

其它的结构化ASIC供应商也报告了半导体公司对结构化ASIC的高度兴趣。台湾智原科技公司大约在一年前推出首款结构化ASIC平台,目前已有10家公司使用其产品。其中,三分之二的客户是芯片公司,智原科技负责国际业务的副总裁Charlie Chen介绍道。

Chen表示,许多公司都认为开发0.13微米芯片的巨额成本是令它们望而却步的原因。“除非一年有一百万的出货量,否则毫无意义。”他说。

在智原科技的案例中,芯片在交付客户之前有60%是标准单元门。预制部分包括一些模块,如用于以太网标准或DDR存储器的控制逻辑等。

很难说芯片公司是否将磨跟接踵地向结构化ASIC转移。结构化ASIC供应商通常是不允许公开客户名单的,因此当Altera获准可以引用一些大型芯片公司的名字时,理所当然它一定会充分利用这个机会。

Altera的头号竞争对手Xilinx,仍然对结构化ASIC嗤之以鼻,而这恰给了Altera更多的理由对结构化ASIC进行大量宣传。最起码,这次的客户宣布使那些未采取行动的厂商开始对结构化ASIC予以关注。

作者: 赵子龙