SoC革命需要系统级设计方法学

系统级芯片(SoC)革命的胜利者之所以获胜是因为他们已经采用系统级设计工具和方法。领先的设计厂商正在采用这些方法,因为传统方法不能使设计生产率得到数量级的增长,从而无法满足现代SoC设计挑战的要求。

例如,意法半导体公司(ST)将其SoC业务的成功归功于它较早采用系统级设计方法。类似地,索尼公司表示,系统级设计方法使它能够领先另一家知名竞争对手7个月推出一流的数字便携式摄像机。

哪些设计挑战正在驱使设计方法学发生变革呢？现在,SoC技术允许将诸如无线通信、MP3、数字成像和视频回放等不同功能集成进单个带多处理器且包含丰富嵌入式软件内容的复杂系统级芯片中。设计这样的芯片需要反复开发复杂的算法和架构,它们决定了终端产品的成本和性能,如服务质量(QoS)、互操作性和功耗等。

根据国际商务策略公司的报告,SoC架构设计的工作量在90纳米工艺阶段将超过物理设计。此外,嵌入式软件开发的工作量在130纳米阶段将超过硬件设计。因此,设计者需要大幅缩减架构开发的时间,更早地进行软件开发,还要更早、更快地完成SoC验证(特别是软/硬件协同验证)。如果不能显著提高生产率,下一代SoC的上市时间和设计成本将无法估量。

那么,像ST和索尼等领先的SoC设计公司是如何打造出成功的方法学,从而解决问题的呢？他们只是重复了半导体工业的历史定律,即每次遇到生产力瓶颈时就迈向更高的抽象级；作为应对摩尔定律的方法,这种进步每十年发生一次。

领先厂商采用C++和SystemC语言的工具和方法学来仿真复杂的SoC和嵌入式软件,其速度可以比传统的RTL方法快50万倍。因此,他们能迅速探测和评估多个根本不同的架构模型,以选择出最满足设计目标的那个架构。这些工作所需的时间从几个月被削减到几周。

然后,领先厂商使用这个最优的系统级模型或事务级虚拟原型在RTL实现之前并行开发应用软件和系统软件,从而赢得了宝贵的几个月时间。他们能够以超过每秒10万次总线处理的速度来验证软件,明显比在RTL/C级验证要快得多。

最后,他们使用模型作为可复用设计平台的基础,以快速造就多个派生设计。这种系统级基础设施提供了一种环境,在此环境中,最新一代的处理器和其它IP可能已经通过评估,而且设计经过快速修改就可以生成“新”的设计,从而满足不断变化的市场需要。

简而言之,领先厂商在开始RTL实现之前可以确保在更高抽象级上的大框架是正确的,从而避免浪费大量时间的RTL设计反复。软件开发也可以在得到RTL设计之前的几个月就开始。

由此实现的生产力成倍增长使领先厂商能够以更快的速度和频率推出设计,从而赢得SoC革命的胜利。

作者:Tim Herbert

副总裁

CoWare公司