双内核移动平台MXC掀起嵌入式处理器的新一轮竞争

即将成为一家独立公司的摩托罗拉半导体产品部(SPS)迈出了具有里程碑意义的第一步:它不久前发布了一种名为移动极限融合(MXC)的移动通信架构。显而易见,摩托罗拉的芯片部门试图从其老对手(如TI公司)以及无线领域的新劲敌(如英特尔和三星)手中收复近年来失去的市场份额。

MXC架构强调高集成度,并把执行应用和通信处理所需的内核数量削减到2个。该架构将应用与通信部分完全分离,以便降低开发复杂度和成本。它瞄准的应用包括智能电话、PDA、Wi-Fi、3G、超宽带通信以及全球定位系统等。

通过MXC,摩托罗拉希望把通常包含300到400个元件的电路板由信用卡大小的尺寸缩减到邮票大小的规格,同时把基于该架构开发移动设备的时间从18个月压缩到9个月。“这是一种突破性架构,解决了目前无线领域的所有基础问题,”SPS无线和移动系统部副总裁兼总经理Franz Fink表示。他在拉斯维加斯的CTIA无线展览会上披露了MXC的先进共享存储器结构和安全特性,并指出MXC支持从蜂窝到无线网络的无缝漫游。此外,这种双内核架构的占位面积只有0.5平方英寸。

“它给人的印象非常深刻,”国际数据集团(IDC)半导体研究部经理Allen Leibovitch表示,“此前,摩托罗拉在应用处理器上已经落后于英特尔,在基带处理器上又落后于TI。”他认为,“MXC有可能帮助摩托罗拉再度领先,只要他们能让堆栈在DSP上工作。”

In-Stat/MDR的首席分析师Max Baron亦指出,这个新架构正是市场一直在期待的产品。 “MXC可以给摩托罗拉带来它所需要的竞争优势,以确保其在可寻址嵌入式处理器市场上占据稳固的份额,预计该市场到2007年将消耗9亿多块芯片。”他说,“但摩托罗拉目前面临的一大挑战是必须尽快向市场供应MXC芯片。”

交货时间很关键

摩托罗拉无线解决方案部系统和架构经理Jose Corleto透露,该公司预计在2004年下半年付运MXC芯片。

“我们正在对MXC方案进行为期五个月的验证,现在还剩最后四个月,”Fink表示。MXC将采用摩托罗拉与飞利浦和意法半导体合作开发的CMOS 90nm工艺制造。这项五年计划开始于2002年,将把CMOS工艺从90纳米发展到32纳米。Fink预计第一位客户将在2005年初把MXC用在手机中。业内人士揣测这个客户是摩托罗拉的个人通信部。

但摩托罗拉起步较晚,已经把大部分市场份额输给TI、英特尔等公司,IDC的Leibovitch表示。此外,在SPS最终从母公司摩托罗拉分拆出来之前,众多OEM厂商弥漫着“观望”气氛。

“这次分拆只会产生更多的不确定因素,”独立研究公司Berkeley Design Technology的总经理Jeff Bier表示,“以我的经验,这次分拆将带来另一波精简和重组。”

在尘埃落定之后,SPS将与其母公司及其下属的个人通信部完全分离。届时,与潜在客户建立信任关系就成为新公司的重要使命。

市场研究公司Forward Concepts的分析师Will Strauss指出,在2002年售出的4.25亿个基带处理器中,TI的Omap架构占有近一半的份额,高通占17.6%,英飞凌占8.2%,而摩托罗拉只占6.4%。

SPS甚至连摩托罗拉内部的业务也输给了TI。Leibovitch指出:“摩托罗拉个人通信部的大量电话仍然使用TI的模拟基带。”

英特尔的PXA800EF是一款带有Xscale和微信号架构的双内核基带处理器,它支持Edge通信标准,但目前还没有在市场引起强烈反响。Strauss分析道:“他们进入这个市场较晚,因此客户仍在审视他们。”SRC="HTTP://www.eetchina.com/ARTICLES/2004JAN/B/0401B_IN_S4F2_S.GIF" BORDER=0 ALT="图2:随着手机出货量不断上升,各家公司之间的竞争日趋激烈。(点击放大图)"

ALIGN="LEFT" VSPACE=12 HSPACE=12>

IDC分析师Leibovitch指出,TI的Omap平台缺乏Edge支持,这对摩托罗拉是件好事。“但不幸的是MXC是2004年的产品,所以现在的问题是,高通和TI将会推出什么新产品？”他说。TI和高通都已经许可了ARM11内核,它也是MXC架构的核心。

此外,TI和摩托罗拉都已经许可了高通的码分多址(CDMA)技术,而英特尔还没有这样做。这带来一个悬念,即英特尔能够升级到第三代的WCDMA吗？因为高通坚持声称它的专利覆盖了大部分底层CDMA技术。

技术秘诀

摩托罗拉的MXC架构把应用与调制解调器处理分开,但仍然保留单个的存储器子系统。SPS的工程师Sheila Rader表示,这项技术是该公司的秘诀。

据Rader透露,MXC架构的外部存储器在逻辑上被划分给两个内核,分别是ARM113应用处理器和SC140e StarCore DSP,后者大约使用15%的资源来运行调用堆栈(1层和2层协议)。

“防火墙可以确保私密性,所以这边内核不会干扰另一边的工作,”她说。通过采用1级和2级高速缓存,可以避免存储器总线访问冲突。

不过,TI公司Omap平台架构经理Avner Goren质疑摩托罗拉方案的可行性。“缓存遗漏(Cache miss)会减缓整个处理器的速度,”Goren说,“在Omap设计中,如果缓存遗漏处于你的控制之下,那么DSP能继续处理较低级的功能。”

然而,Rader反驳道,MXC的能力已经在仿真中得到验证。实现方法是在DSP的调用处理中混合使用高速缓存和嵌入式RAM。

“这减少了总线访问请求,从而减少了冲突,”Rader表示,“甚至当需要总线访问时,它们也被限制在大约300纳秒内,所以没有处理器能够独占总线。”这种组合可以把缓存遗漏恢复的等待时间降到最低。

“存储器是此处的无名英雄,”In-Stat/MDR公司的分析师Baron指出,“他们做了大量的仿真,以确保不同的缓存器级别和容量能支持基带上的不同应用。”

作者:柏万宁